数字逻辑试题10

《数字逻辑试题10》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、考试课程数字逻辑试题（闭卷）题号—二三四五卷面成绩折合成绩（占80%）平时成绩（占10%）实验成绩（占10%）总成绩评卷人分数2020102426100801010100得分（专业：年级：层次：本科）填空（每空1分，共20分）得分评卷人二.组合逻辑设计题（每题10分，共20分）1.3-8译码器的各输入端的连接情况及第六脚输入信号A的波形如下图所示。试画出输出引脚的波形。（10分）。得分评卷人1.将下列二进制数转为十进制数14)16•r••92345—678丄001A0At（1001011）B=（）D（11.Oil）B=（）D2.将下列有符号

2、的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（）頁垃=（）原码=（）&码=（）补码3.把下列4个不同数制的数（376.125）D.（110000）B.（17A）H＞（67）O（按从大到小的次序排列（）＞（）＞（）＞（）04.一个2048吃位的ROM芯片，地址线为（）位，数据线为（）位。5.对64个地址进行译码，需要（）片74138译码器。6.存储器起始地址为全0,512K*32的存储系统的最高地址为（）。7.时序电路可分为（）时序电路和（）时序电路两类。8.将下列各式变换成最简与或式的形式AB+B=(A+AB=(AB+

3、AC+BC=((A+B)(A+C)=(考试课程装2.在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3・8译码器和逻辑门设计上述要求的组合逻辑电路。（1（）分）b占占右占占占吟抵丫5场与咒岭蚣74138GG2AG2BA2AoI9P~III得分评卷人三、组合电路分析题（10分）已知逻辑电路如下图所示，分析该电路的功能。ABL1>1L-L2L3订线0III得分评卷人四、分析题（共24分）2、分析下图组合逻辑电路功能。（10分）III0III考试课程0装

4、订线1、分析如下的时序逻辑电路图，画岀其状态表和状态转换图，并做岀输入信号为011011111的输出波形，触发器的初态为00。（14分）ABC得分评卷人五、设计题（26分）1、用D触发器设计一个同步四进制减法计数器。（16分）2、试用正边沿JK触发器设计一个同步时序电路，其状态转换图如图所示。（10分）考试课程