数字钟的大小月份自动调节系统毕业设计

数字钟的大小月份自动调节系统毕业设计

ID:44510406

大小:1.06 MB

页数:15页

时间:2019-10-22

数字钟的大小月份自动调节系统毕业设计_第1页
数字钟的大小月份自动调节系统毕业设计_第2页
数字钟的大小月份自动调节系统毕业设计_第3页
数字钟的大小月份自动调节系统毕业设计_第4页
数字钟的大小月份自动调节系统毕业设计_第5页
资源描述:

《数字钟的大小月份自动调节系统毕业设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于数字钟的大小月份自动调节系统通信XXXXX摘要:数字钟在生活中帮助人们计算日期,它主耍由计数器级联构建而成。木次设计要求具有大小刀份自动调节功能,即LI计数器实现大刀31天,小刀30天,二月28天。基于要求可用两片十进制计数器(74160)级联构成口计数器,控制置数端使其每次从01开始计数(对应每月第一天是1号);从日计数器的输出通过与非门等译岀31、30、28这三个信号,再根据月计数器的四个输出端译码输出两个控制端控制74153的数据选通端,选择译岀的31、30、28三个信号,同时刀计数器加1,当刀数为12时

2、输出端用与非门控制其同步置数端置1。关键字:计数器、数据选择器、大小月份自动调节1、前言计数器是数字系统中用的较多的基本逻辑器件,它的基本功能是统计时钟脉冲的个数,即实现计数操作,它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机屮的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多,构成计数器屮的各触发器是否使用一个时钟脉冲源來分,可分为同步计数器和异步计数器;按进位体制的不同,可分为二进制计数器、十进制计数器和任意进制计数器;按计数过程屮数字增减趋势的不同,可分为加法计数器、减法计数器和

3、可逆计数器;还有可预制数和可编计数器等等。2、设计原理设计的基本原理为:1、两片74160构成F1计数器,74160(1)为高位片,74160(2)为低位片,两片74160的同步脉冲,清零端CLR都接高电平(不清零),74160(2)的D、C、B>A置数端为0001,74160(1)的D、C、B、A置数端为0000,74160(2)的使能端ENP、ENT接高电平,其进位端RC0接到74160(1)的使能端ENP,ENT接高,两片74160的置数端接到一起,*74153的选通输出信号控制,当F1期为31、30或28吋

4、,它们的置数端会分别为0,置数后口期低位置为1,高位置为0。2、16进制计数器74161构成月计数器,其脉冲与74160的脉冲是同步的,使能端EXT、A、CLR接高电平,ENP接74160置数端的反,即在日置数时月份加1,其置数输入为0001,置数端LOADEb它的输出端译码控制,即在12月后置1。3、由日计数器译码产生的28、30、31三个信号分别接到74153数据选择器的ICO、1C1、1C2,数据选择器的个1G接地,选择端A、B与月计数器译码输出两个信号相接,实现BA在2月时输入为10;1、3、5、7、8、1

5、0、12月BA为00;4、6、9、11为01,以控制通道选通而实现31、30、28三种不同月数。图1整体结构3、主要芯片功能介绍3.174160十进制计数器(1)74160的引线图如下图所示-_02345678RKAMBcDpDENGNVCCRCOQAQBQCQDENTLOAD?16151413121110974160(2)74160的功能表CLKCLRLOADENPENT工作状态X0XXX置零t10XX预置数X1101保持X11X0保持(但C=0)f1111计数它的主要功能为:异步清除:当CLR=0时,无论有无C

6、LK,计数器立即清零,QD-QA均为0,称为异步清除。同步预置:当LOAD=0时,在时钟脉冲上升沿的作用下,QD=D,QC=C,QB=B,QA=A。当使能端ENP=ENT=1时,计数器计数。锁存:当使能端ENP=0或ENT二0吋,计数器禁止计数,为锁存状态。3.274161十六进制计数器(2)74161的功能表CLKCLRLOADENPENT工作状态X0XXX置零t10XX预置数X1101保持X11X0保持(但C=0)t1111计数它的主要功能为:异步清除:当CLR=O时,无论有无CLK,计数器立即清零,QD-QA

7、均为0,称为异步清除。同步预置:当LOAD=0时,在时钟脉冲上升沿的作用下,QD=D,QC=C,QB=B,QA=Ao当使能端ENP=ENT=1时,计数器计数。锁存:当使能端ENP=0或ENT=0时•,计数器禁止计数,为锁存状态。3.374LS153双四选一数据选择器74LS153的功能表:输入输出STAlAOD3D2DIDOY1XXXXXX00000000000000011001000000010010101000000010010010110000001110001选通控制端ST为低电平有效,即ST=O时芯片被选

8、中,处于工作状态;ST二1时芯片被禁止。Al、A2为控制信号,或称地址输入端,DO〜D3为4路数据输入端。在控制输入端的作用下,从多个输入信号屮选择某一个输入的信号传送到输出端4、单元电路4.1日计数器模块设计思路:采用并行级联方式连接两片74160作为日计数器。两片74160的CLK为同一个脉冲信号(此处采用手动脉冲),高位74160的ENP由低位7416

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。