欢迎来到天天文库
浏览记录
ID:308060
大小:202.50 KB
页数:15页
时间:2017-07-21
《基于数字钟的大小月份自动调节系统》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、基于数字钟的大小月份自动调节系统摘要:数字钟在生活中帮助人们计算日期,它主要由计数器级联构建而成。本次设计要求具有大小月份自动调节功能,即日计数器实现大月31天,小月30天,二月28天。基于要求可用两片十进制计数器(74160)级联构成日计数器,控制置数端使其每次从01开始计数(对应每月第一天是1号);从日计数器的输出通过与非门等译出31、30、28这三个信号,再根据月计数器的四个输出端译码输出两个控制端控制74153的数据选通端,选择译出的31、30、28三个信号,同时月计数器加1,当月数为12时输出端用与非门控制其同步置数端置
2、1。关键字:计数器、数据选择器、大小月份自动调节1、前言计数器是数字系统中用的较多的基本逻辑器件,它的基本功能是统计时钟脉冲的个数,即实现计数操作,它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多,构成计数器中的各触发器是否使用一个时钟脉冲源来分,可分为同步计数器和异步计数器;按进位体制的不同,可分为二进制计数器、十进制计数器和任意进制计数器;按计数过程中数字增减趋势的不同,可分为加法计数器、减法计数器和可逆计数器;还有可预制数和可编计数器等等。2、设
3、计原理15设计的基本原理为:1、两片74160构成日计数器,74160(1)为高位片,74160(2)为低位片,两片74160的同步脉冲,清零端CLR都接高电平(不清零),74160(2)的D、C、B、A置数端为0001,74160(1)的D、C、B、A置数端为0000,74160(2)的使能端ENP、ENT接高电平,其进位端RCO接到74160(1)的使能端ENP,ENT接高,两片74160的置数端接到一起,由74153的选通输出信号控制,当日期为31、30或28时,它们的置数端会分别为0,置数后日期低位置为1,高位置为0。2、
4、16进制计数器74161构成月计数器,其脉冲与74160的脉冲是同步的,使能端ENT、A、CLR接高电平,ENP接74160置数端的反,即在日置数时月份加1,其置数输入为0001,置数端LOAD由它的输出端译码控制,即在12月后置1。3、由日计数器译码产生的28、30、31三个信号分别接到74153数据选择器的1C0、1C1、1C2,数据选择器的个1G接地,选择端A、B与月计数器译码输出两个信号相接,实现BA在2月时输入为10;1、3、5、7、8、10、12月BA为00;4、6、9、11为01,以控制通道选通而实现31、30、28
5、三种不同月数。时钟置数端输出输入日计数器(高)74153数据选择器控制逻辑月计数器脉冲月显示逻辑电路(28、30、31天)日显示时钟置数端输入输出日计数器(低)0001000015图1整体结构3、主要芯片功能介绍3.174160十进制计数器(1)74160的引线图如下图所示(2)74160的功能表CLKCLRLOADENPENT工作状态×↑××↑01111×0111××××01×011置零预置数保持保持(但C=0)计数它的主要功能为:异步清除:当CLR=0时,无论有无CLK,计数器立即清零,QD-QA均为0,称为异步清除。同步预置
6、:当LOAD=0时,在时钟脉冲上升沿的作用下,QD=D,QC=C,QB=B,QA=A。当使能端ENP=ENT=1时,计数器计数。锁存:当使能端ENP=0或ENT=0时,计数器禁止计数,为锁存状态。153.274161十六进制计数器(2)74161的功能表CLKCLRLOADENPENT工作状态×↑××↑01111×0111××××01×011置零预置数保持保持(但C=0)计数它的主要功能为:异步清除:当CLR=0时,无论有无CLK,计数器立即清零,QD-QA均为0,称为异步清除。同步预置:当LOAD=0时,在时钟脉冲上升沿的作用下
7、,QD=D,QC=C,QB=B,QA=A。当使能端ENP=ENT=1时,计数器计数。锁存:当使能端ENP=0或ENT=0时,计数器禁止计数,为锁存状态。3.374LS153双四选一数据选择器74LS153的功能表:输入输出A1A0D3D2D1D0Y1××××××0000000000000001100100000001001010100000001001001011000000111000115选通控制端ST为低电平有效,即ST=0时芯片被选中,处于工作状态;ST=1时芯片被禁止。A1、A2为控制信号,或称地址输入端,D0~D3为4
8、路数据输入端。在控制输入端的作用下,从多个输入信号中选择某一个输入的信号传送到输出端4、单元电路4.1日计数器模块设计思路:采用并行级联方式连接两片74160作为日计数器。两片74160的CLK为同一个脉冲信号(此处采用手动脉冲),高位74160的
此文档下载收益归作者所有