微机原理课件西电第18次课

微机原理课件西电第18次课

ID:44463732

大小:1.71 MB

页数:41页

时间:2019-10-22

微机原理课件西电第18次课_第1页
微机原理课件西电第18次课_第2页
微机原理课件西电第18次课_第3页
微机原理课件西电第18次课_第4页
微机原理课件西电第18次课_第5页
资源描述:

《微机原理课件西电第18次课》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、3.8086的引脚功能及时序(最小方式)第五章总线及其形成12345678910111213141516171819202122232425262728293031323334353637383940GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDINTEL8086CPUVccAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GTO)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0

2、)INTA(QS1)TESTREADYRESET8086引脚说明最大方式最小方式8086引脚信号工作方式控制线。MN/MX=1(接+5V)工作于最小方式0(接地)工作于最大方式1、MN/MX(输入)最小方式:适合用于由单处理器组成的小系统。在这种方式中,8086CPU引脚直接产生存储器或I/O读写的所有控制信号。最大方式:适合用于实现多处理器系统,在这种方式中,8086CPU不直接提供存储器或I/O读写的所有控制信号,而是将当前要执行的传送操作类型编码为三个状态位(S2,S1,S0)输出,由外部的总线控制器8288对状态信号进行译码产生相应的控制信号。5.380

3、86的引脚功能与时序系统复位信号2.RESET(输入)系统复位:至少保持4个时钟周期的高电平;RESET信号有效时,CPU清除IP、DS、ES、SS、PSW、指令队列;置CS为0FFFFH。5.38086的引脚功能与时序计算机系统复位后的启动物理地址为:0FFFF0H5.38086的引脚功能与时序时钟信号输入端3.CLK(输入)时钟信号占空比为33%5.38086的引脚功能与时序时钟周期:8086/8088的时钟频率为5MHz。时钟周期就是控制微处理器工作的时钟信号的一个周期(200ns),它是CPU工作的最小节拍。总线周期:8086/8088CPU通过总线对外

4、部(存贮器或I/O接口)进行一次访问所需的时间称为一个总线周期。一个总线周期至少包括4个时钟周期即T1,T2,T3和T4,处在这些基本时钟周期中的总线状态称为T状态。5.38086的引脚功能与时序5.38086的引脚功能与时序在总线周期的T1状态输出地址信号;5.38086的引脚功能与时序分时复用的地址/数据总线4.AD15-AD0(输入/输出,三态)在T2~T4状态输出或输入数据。5.38086的引脚功能与时序分时复用的地址/状态信号线5.A19/S6–A16/S3(输出,三态)在T1状态输出地址信号;在T2~T4状态输出状态信息。5.38086的引脚功能与时

5、序5.38086的引脚功能与时序6.BHE/S7(输出,三态)分时复用的地址/状态信号线BHEA0操作所用数据引脚00从偶地址读/写一个字AD15~AD010从偶地址读/写一个字节AD7~AD001从奇地址读/写一个字节AD15~AD80110从奇地址读/写一个字(分两个总线周期实现,)AD15~AD8AD7~AD0高电平表示地址线的地址信息有效。利用它的下降沿把地址信号和BHE信号锁存在地址锁存器(例如74LS373)中。5.38086的引脚功能与时序7.ALE(输出)地址锁存允许信号A19~A16A19/S6~A16/S3A15~A8BHE/S7A7~A08

6、086MN/MX+5VALEAD15~AD8AD7~AD0BHE系统地址总线D0Q0D7Q7GOE……D0Q0D7Q7GOE……D0Q0D7Q7GOE……74LS37374LS37374LS373微处理器级总线●●●●地址总线形成5.38086的引脚功能与时序数据总线是双向的;DT/R控制数据传输方向;DEN控制数据有效时间。5.38086的引脚功能与时序低电平:表示CPU接收数据(读操作)高电平:表示CPU发送数据(写操作)在数据总线形成中,用于控制双向缓冲器74LS245的传送方向。8.DT/R(输出,三态)数据收/发信号5.38086的引脚功能与时序低电平

7、:表示接收或发送的数据有效;高电平:表示数据无效;在数据总线形成中,DEN用作为数据双向收发器74LS245的输出允许控制信号9.DEN(输出,三态)数据允许信号5.38086的引脚功能与时序CPU存储数据操作(写)5.38086的引脚功能与时序CPU读取数据操作(读)浮动状态:CPU先输出地址,再输入数据,复用总线上,由输出状态转换成输入状态!D15~D8DT/RD7~D08086MN/MX+5VDENAD15~AD8AD7~AD0系统数据总线74LS24574LS245微处理器级总线A0B0A7B7EDIR……A0B0A7B7EDIR……●●数据总线形成5.

8、38086的引脚功能与时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。