全数字锁相环的VHDL设计【文献综述】

《全数字锁相环的VHDL设计【文献综述】》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、毕业设计文献综述电子信息工程全数字锁相环的VHDL设计前言锁相环其实不是什么新东西，很早以前就有人使用了。锁相技术的理论早在1932年就被提出来了，但直到40年代在电视机中才得到广泛的应用，用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。锁相环的英文全称是（Phase-LockedLoop

2、），简称PLL，锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环。是实现相位自动控制的负反馈系统，它使振荡器的相位和频率与输入信号的相位和频率同步。主题从前言的论述中我们知道了锁相环路具有一些相当优良的功能，且成本低、使用方便，因而它已成为电子技术领域中一种相当有用的技术手段，获得了越来越广泛的应用。锁相环可以分为模拟锁相环和数字锁相环。模拟锁相环主要由相位参考提取电路、压控振荡器、相位比较器、控制电路等组成。压控振荡器输出的是与需要频率很接近的等幅信号，把它和由相位参考提取电路从信号中提取的参考信号同时送入相位比较器，用比较形成的误差通过控制电路使压控振

3、荡器的频率向减小误差绝对值的方向连续变化，实现锁相，从而达到同步。数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步[1]。全数字锁相环(DPLL)由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点。从而具备可靠性高、工作稳定、调节方便等优点。在调制解调、频率合成、FM

4、立体声、图像处理等各个方面得到广泛的应用。在同步数字网络中，同步是数据流正确传输的基础，因此同步技术是数字传输领域的关键技术。为了实现网络的同步，业界普遍采用锁相技术，因为锁相环的性能优越，尤其是数字锁相环的可调范围更宽而且更容易实现。以锁相环为基础，根据SDH网络中的同步结构和方式，提供了锁相环在SDH网络同步中的具体应用方案，着重分析了这种结构的特性。这种方案在实际应用中有较好的稳定性，对各种网络的同步是一种很好的参考。在实际应用中，这种同步应用方案是很具有参考价值的，它不仅可以用于SDH网络的同步，对于其他数字网络，针对其网络特点，也可以移植过去使用[2]。为解决感应加热系统中频率跟踪的

5、问题，使感应加热系统始终工作在最佳状态，提出一种新型的全数字锁相环(ADPLL)高频感应加热系统的设计方案。该方案是基于现场可编程门阵列，采用比例积分控制的方法。仿真结果表明，ADPLL能够及时有效地进行频率锁定，具有控制跟踪速度快、精度高、可调性强及捕获频带宽等优点。根据不同谐振频率的对象，可以通过调节1/N分频器的参数N、K模计数模块的参数K和积分模块的计数器n的位数，使得ADPLL工作处在最佳状态[3]。利用数字锁相环实现对电力系统基波信号进行同步的方法，用可编程逻辑器件，采用VHDL语言实现数字锁相环电路，并采用MAX+plusⅡ软件进行仿真，对硬件电路进行测试。仿真和测试结果表明，该

6、数字锁相环能很好地跟踪被测信号，以达到提高电力系统谐波检测的精度。该数字锁相环具有控制灵活、跟踪精度高和易于集成等特点[4]。针对传统的全数字锁相环只能锁定已知信号和锁频范围较小的问题，提出了一种自动变模控制的宽频带全数字锁相环。对比分析了各类全数字锁相环锁频、锁相的工作机理，提出了一种新的系统模型，重点研究了快速锁定和频带拓宽的原理及实现方法。应用EDA技术完成系统设计，并进行计算机仿真。仿真结果证实了该设计具有快的锁定速度、宽的锁频范围、并能快速跟踪频率突变的输入信号。该锁相环通用性强，易于集成，可作为IP核用于SoC的设计[5]。为了实时跟踪电网频率的变化，提高直流输电系统中换流器触发脉

7、冲控制精度，提出了一种基于新型全数字锁相环的同步倍频技术。该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制模块，大幅提高了锁相速度和精度。在此基础上，利用近似补偿方法设计出的同步倍频模块能在高精度要求下对电网频率同步任意倍频，给换流器触发控制系统提供精准的时钟基准，提高相位控制精度，削弱换流器产生的非特征谐波。利用现场可编程门阵列（FPGA）为载体，在QUARTUSⅡ软件环境下，设计出