基于FPGA的CIC滤波器的设计与仿真【毕业设计+开题报告+文献综述】

《基于FPGA的CIC滤波器的设计与仿真【毕业设计+开题报告+文献综述】》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、本科毕业设计文献综述电子信息工程基于FPGA的CIC滤波器的设计与仿真前言当今社会，随着数字信号处理算法的不断优化，数字信号处理器的性能的不断提高，数字信号处理技术越来越被广泛地应用到了各个领域中。而用FPGA来设计滤波器，其实就是设计一些累加单元，其滤波器的各种特性，如滤波参数可以通过FPGA仿真获得。所以我们首先要做的就是确定滤波器的设计要求，再在FPGA中仿真设计出该滤波器，然后导出滤波器系数，最后才能在FPGA中使用。主题随着现场可编程门阵列（FieldProgrammableGateArray,FPGA）制造工

2、艺的不断改进，其集成度和性能也不断地提高，数字信号进行处理采用FPGA来实现的方法也越来越受到重视。FPGA有着DSP不可比拟的优势。一方面，DSP是靠程序指针来运行程序的，FPGA执行算法是靠电路并行执行的，因此在同样的时钟频率下，使用FPGA完成数字信号处理算法要比使用DSP快得多。另一方面，由于FPGA编程比较灵活，他的资源可以重新配置，用来实现数字信号处理时更加灵活，而且成本更低。因此，在未来复杂数字信号高速发展的情况下，不断的提高FPGA性能才能够满足要求[1]。在多速率信号处理原理的基础上，设计了用于下变频的

3、CIC抽取滤波器。CIC滤波器结构没有乘法器，只是用到了加法器和延迟器，因此，很适合用FPGA来实现。滤波器的结构简单,需要的存储量小,所以是个非常有效的单元在高速抽取和插值系统中[2]。为了补偿级联积分梳状(CIC)滤波器固有的通带衰减,提出了在CIC滤波器之前插入脉冲成形滤波器(PSF)进行预补偿的新算法。该算法以多速率正交调制器为例分析了补偿后CIC滤波器的性能而不增加硬件复杂度，滤波器系统的频率响应也在其中给出，仿真结果证明该补偿算法实用而且有效[3]。改善级联积分梳状(CIC)滤渡器具有通带不平和阻带衰减不足的

4、缺点，因此给出了一种改进型CIC滤波器。该滤波器在采用级联了一个SINE滤波器，补偿了其通带衰减，在COSINE12滤波器提高阻带特性的基础上来实现的。硬件实现时，采用新的多相分解方法结合非递归结构，不但大大减少了存储单元的数量，还使电路结构更加规则。经FPGA和仿真验证，改进型的CIC滤波器使用的硬件较少，实现了阻带衰减100.3dB，通带衰减仅为0.001dB[4]。为了更好地解决软件无线电通信系统中频采样之后的极大数据量，在基带处理部分对DSP计算的压力，采用采样率变换技术在发射和接收过程中，并引入CIC滤波器实现

5、采样率转换，能很好地满足了抗混叠效应的要求。采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计，结果表明：对于5级CIC滤波器，前者最高工作频率为160MHz，占用228个逻辑单元；后者最高工作频率为193MHz，占用225个逻辑单元。QuartusII时序仿真验证了两种方法的正确性，而后者更适用于高速多速率信号处理系统[5]。用FPGA实现FIR滤波器需要使用大量的乘法器。需要消耗大量的逻辑资源用FPGA实现并行乘法器(用AlteraCyclone系列器件实现一个16位并行乘法器需要417个逻辑单元

6、)，而采用串行乘法器虽然可以相对的减少所需的逻辑资源，但在处理速度上会急剧地下降。所以用FPGA实现抗混迭滤波器在整数倍抽取器中的时侯，通常采用半带滤波器级联的方式在CIC滤波器与一组固定系数中的[6]。灵巧干扰式近年来国内外研究的重点，它以节省其干扰功率的和干扰效果的优势而出名。在分析灵巧干扰平台功能后，介绍了一种基于FPGA的灵巧干扰硬件平台的设计。FPGA通过EMIF总线共享外部RAM，协同实现对信号的高速处理，设计并用Verilog语言编写硬件平台控制软件。实验证明，该设计在软件控制下平台能够顺利工作，而且满足灵

7、巧干扰平台功能的要求[7]。近年来，国际上高温超导微波器件的应用取得了重大突破，国内的高温超导微波应用也取得了重要进展。比如在移动通信、卫星微波接收机和气象雷达三方面的应用的非常广泛[8]。CIC滤波器由于只需乘法器不需要一些特殊结构，因此在移动电视直放站的数字信号处理中，可以高效地完成抽取滤波的任务。但C1C滤波器也有缺陷：它的通带下垂严重，二者信号折叠带衰减不充分，使得此两者难以兼顾。采用RS修正法和Kaiser—Hamming补偿法联合使用，使CIC滤波器的技术不断改进，有效地解决了该问题[9]。级联积分梳状滤波器

8、是一种非常有效的结构，它是由Hogenaur引入的，具有结构简单、规整，需要的存储量小的优点。由于不需要乘法器，而且利用积分环节减少了中问过程的存储量，因此常常用在赢速采样(高速采样使得乘法器个数太多)和插值比很大(插值比大得滤波器的阶数过高，要存的系数太多)场合[10]。而且CIC滤波器已经被证明是高速和插值系统中