基于可编程器件的信号发生器的设计【毕业设计+开题报告+文献综述】

《基于可编程器件的信号发生器的设计【毕业设计+开题报告+文献综述】》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、本科毕业设计文献综述电气工程及其自动化基于可编程器件的信号发生器的设计1、引言随着EDA技术的发展，电子系统设计工具和技术发生了很大的变化，大规模的叫编程逻辑器件FPGA的出现，给设计人员带来了很多的方便。VHDL(即超高速集成电路硬件描述语言)是随着可编程逻辑器件(PLD)发展起来的种硬件描述语言，主要用于描述数字系统的行为、结构、接口和功能，是电子设计自动化(EDA)的关键技术之一。2、信号发生器的国内外研究动态和发展史信号发生器是一种信号源，主要给被测电路提供需要的信号，然后用其他仪表测量有用的参数。它不是测量的仪器，而是根据使用者的需要作为信

2、号源，仿真各种测试信号，提供给测量电路，以满足各种测量和实际需要。目前，我国在研制信号发生器这方面有很大的成果。但是总的来说，我国信号发生器还没有形成真正的产业。中国信号发生器产业发展出现的问题中，有许多情况不容乐观，比如产业结构不合理集中于劳动密集型产品；技术密集型产品明显落后于发达国家。就目前国内的成熟产品来看，核心部分多为专用芯片，存在着成本高，控制不方便等许多缺点，并且我国目前信号发生器的性能和种类都与国外产品存在很大的距离。所以，开发研究高性价比的信号发生器，保持与国外同类产品在同性价比，打破国外技术封锁和垄断，对发展我国电子产业有非常重大

3、的作用，具有广泛的发展前景。在70年代以前，信号发生器主要有两类：脉冲波和正弦，产生另外其他的波形还需要采用复杂的电路和机电组合的方法，这个时侯的信号发生器存在两个严重的问题，一是通过电位器的来调节输出频率；二是脉冲的占空比不能调节。44在70年代后，微处理器的出现，可以利用D/A转换器、处理器和A/D转换器，软件和硬件改变使信号发生器的功能扩大，能够产生更加复杂的波形，这个时侯的信号发生器多以软件为主。在80年代后，随着数字技术成熟，信号发生器大部分不再利用机械驱动而是利用数字电路，从一个频率基准由数字合成电路产生可调节频率信号。自从80年代以来发

4、达国家都在研制DDS，并用于信号发生器的设计。90年代末期，出现了几种能产生高性能的信号的信号发生器，信号发生器技术发展至现在，引导技术领先的仍是国外的几大仪器公司，比如Agilent、Tektronix等公司。美国的FLUKE公司的信号发生器是现有的测试仪器中最具有多样性功能的仪器之一。3、FPGA的发展状况FPGA采用了逻辑单元阵列LCA这一新的概念，内部包括输出输入模块IOB、可配置逻辑模块CLB、和内部连线三部分组成。它拥有较高的容量和密度，还具有功耗低、I/O多等优点。FPGA的架构主要有SRAMBase的特点是低功耗可进行系统重构、可重复

5、编程；Anti-fuse由于具有一次烧录得特性，可在保密性上提供较好的保护，但是也所以无法进行重复修改。FPGA技术正是高速发展时期，新型芯片的范围越来越大，成本也越来越低，低端的FPGA已渐渐的取代了传统的数字元件，高端的FPGA不断在争夺市场份额。越来越丰富的微处理器内核被嵌入到高端的FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。随着半导体制造工艺的不断提高和发展，FPGA的集成度也不断提高，所以制造成本将不断降低。4、FPGA发展主要有以下几个值得注意的方向：（1）集成度越来越高，规模越来越大。早期的FPGA规模只有几千门，2006

6、年5月份，Xilinx公司推出世界第一个65nmFPGA系列---Vitex-5。基于65nm三极栅氧化层技术、11层铜布线工艺、低K材料、新型镍硅自对准技术、新型ExpressFabric技术和ASMBL架构，可以提供33000个逻辑单元（可编程逻辑门约660万门）和1200个用户I/O。（2）速度不断提高，性能不断提升。Xilinx2006年推出的Virtex-5LX利用率和性能都很高，同时功耗的大幅度降低。Virtex-5LXFPGA比上一代90nmFPGA提供高出30％的性能，少利用40％的硅片面积，以及提供比上一代90nmFPGA4435％

7、的业界最低动态功耗。Virtex-5LX系列还通过性能优化的IP块拥有了550MHZ时钟频率。高性能SelectIO特性提供了到667MbpsDDR2SDRAM和1200MbpsQDR2SRAM等外部存储器的最快连接。Alera公司于2006年11月份推出Stratix3的65nmFPGA系列。Stratix3比前一代器件快25％，密度是前一代FPGA得倍，功耗降低了50％，支持四十多个I/O接口标准，具有业界一流的性能信号完整性和灵活性。（3）IP库德利用。当前具有IP内核的系统FPGA的开发主体现有两个方面：一方面是大力扩充优化的IP软核（指利用

8、HDL语言设计并经过综合验证得功能单元模块），用户可以直接利用这些预定义的、经过测试和验证的IP核资源，有效