计算机组成原理与系统结构 马礼 第2章 逻辑部件基础

《计算机组成原理与系统结构 马礼 第2章 逻辑部件基础》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章逻辑部件基础本章主要内容：本章以数字电路知识和逻辑门电路知识为基础，主要介绍计算机中常用的组合逻辑电路、时序逻辑电路和陈列逻辑电路，重点讨论组合逻辑电路。其中，组合逻辑电路部分详细介绍了加法器、算术逻辑单元、数值比较器等内容。时序逻辑电路部分简单介绍了触发器、寄存器及计数器等内容。2.1计算机中常用的组合逻辑电路2.2时序逻辑电路2.3时序逻辑电路设计基础--有限状态机理论2.4阵列逻辑电路2.1计算机常用组合逻辑电路组合逻辑电路（CombinationalLogicCircuit）的主要特点是电路在任意时刻的输出

2、状态，仅决定于该时刻输入状态的组合，而与电路原先的状态无关。组合逻辑电路x1X2X3y1y2y3图2-1组合逻辑电路常见的组合逻辑电路有加法器、算术逻辑单元、译码器、数据选择器等。图2-2基本逻辑关系2.1.1加法器1．半加器图2-3半加器的功能表和逻辑图不考虑进位输入时，两数码Xn、Yn相加称为半加。图2-3（a）是其功能表。2．全加器图2-4全加器的功能表与逻辑图Xn,Yn及进位Cn-1相加称全加,得到本位的和数Hn和向高位的进位数Cn。下面以4位超前进位加法器为例来说明，其逻辑图如图2-6所示。图2-64位超前进位加

3、法器的逻辑图2.1.2算术逻辑单元算术逻辑单元是一种功能较强的组合逻辑电路，其简称ALU。如图2-8所示,用4片74181电路可以组成16位ALU。图中片内进位是快速的，而片间进位是逐片传递的，因此形成F0～F15的时间比较长。图2-84片74181构成16位ALU图2-916位快速ALU若把16位ALU中的每4位作为一组，用类似四位超前加法器“位间快速进位”的形成方法来实现16位ALU中的“组间快速进位”，那么就能得到16位快速ALU，如下图所示：2.1.3数值比较器1．数值比较器的工作原理比较两个一位二进制数X和Y的数

4、值，其真值表如表2-3所示。L=1表示X>Y，G=1表示X=Y，M=1表示X

5、电平有效。此外，还应注意A1、A0两个选择输入端为两个4选一数据选择器所共有。2．集成数据选择器的典型应用（1）数据传送（2）逻辑函数的实现2.1.5译码器1.变量译码器表示输入变量状态的译码器。例如二输入四输出译码器（简称2线-4线译码器）、3线-8线译码器、4线-16线译码器等。2.代码变换译码器用于一个数据的不同代码间的相互变换，例如，8421BCD码至十进制码译码器、余3码至十进制码译码器等。3.显示译码器将数字、文字或符号的代码译成可以驱动显示器件显示数字、文字或符号的输出信号的电路。2.2时序逻辑电路如果逻辑电

6、路的输出状态不但和当时的输入状态有关，而且还与电路在此以前的输入状态有关，这种电路称为时序逻辑电路。时序逻辑电路内必须要有能存储信息的记忆元件—触发器。触发器是构成时序电路的基础。2.2.1触发器1．电位触发方式触发器D锁存器（Dlatch）是一种电平触发的“记忆”器件。D锁存器的逻辑图如图2-16所示；其真值表如表2-9所示。图2-16D锁存器的逻辑图表2-9D锁存器的真值表输　　入下一状态DCQn+1QNn+101011110×0QnQNn2．边沿触发方式触发器触发器接收的是时钟脉冲CP的某一约定跳变（正跳变或负跳变）

7、来到时的输入数据。在CP=1及CP=0期间以及CP非约定跳变到来时，触发器不接收数据。这种触发器成为边沿触发方式触发器。2.2.2寄存器和移位寄存器寄存器常常用来暂时存放数据、指令等。它由触发器和一些控制门组成。在寄存器中常用到的是正边沿触发D触发器。如图2-11所示为四D触发器。表2-11四D触发器功能表CK1D2D3D4D1Q2Q3Q4Q1↑1D2D3D4D1D2D3D4D0×××××0000表2-12四位移位寄存器的功能表S0S1CK功　　能0×××置“0”100↑保持110↑右移101↑左移111↑并行输入2.2.

8、3计数器在计算机和数字仪器中，往往需要对脉冲个数进行计数，以实现数字测量、运算和控制，因此计数器在数字系统中应用是非常广泛的。PTLCK功　　能1111↑计数××01↑并行输入0111×保持×011×触发器保持，RC=0×××0×异步清0表2-13十进制同步计数器的功能表2.3时序逻辑电路设计基础——有