欢迎来到天天文库
浏览记录
ID:43514718
大小:3.74 MB
页数:267页
时间:2019-10-09
《微机原理第2章》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、第2章16位和32位微处理器§116位微处理器8086§232位微处理器PENTIUM1§116位微处理器80862.1.18086的编程结构2.1.28086的引脚信号和工作模式2.1.38088的操作和时序2.1.48086的存储器编址和I/O编址28086的内部结构从功能上分成两部分:*总线接口部件BIU(BusInterfaceUnit)*执行部件EU(ExecutionUnit)2.1.18086的编程结构38086的内部结构内部暂存器IPESSSDSCS输入/输出控制电路外部总线执行部分控制电路∑ALU标志寄存器AHA
2、LBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令队列执行部件(EU)总线接口部件(BIU)16位20位16位8位1234564总线接口部件BIU(BusInterfaceUnit)功能:负责与存储器和I/O端口传送数据。CPU的所有对外操作均由BIU负责进行,包括预取指令到指令队列、访问内存或外设中的操作数、响应外部的中断请求和总线请求等。执行部件EU(ExecutionUnit)功能:负责指令的译码和执行。该单元无直接对外的接口,要译码的指令将从BIU的指令队列中获取,除了最终形成20位物理地址的运算需要BIU
3、完成功能外,所有的逻辑运算,包括形成16位有效地址EA的运算均由EU来完成。5一、总线接口部件BIU(BusInterfaceUnit)组成:4个段地址寄存器、指令指针(IP)地址加法器指令队列总线控制逻辑等构成。6二、执行部件EU(ExecutionUnit)组成:ALU通用寄存器、地址寄存器、标志寄存器指令译码逻辑(它负责指令的译码执行和数据运算。)7三、总线接口部件BIU和执行部件EU的动作管理两个部件相互独立,并行工作,分别完成各自操作。两个部件相互配合,按照一定的规则,实现指令取指和执行的流水线操作。8图2.1一般处理
4、器与8086处理器指令执行过程对比(a)一般处理器指令执行过程;(b)8086处理器指令执行过程9四、总线周期微机系统为了实现自身的功能,需要执行多种操作,这些操作均在统一的时钟信号CLK控制下,按时序一步一步进行。了解CPU的操作时序,是掌握微机系统的重要基础,也是了解系统总线功能的手段。时钟周期总线周期(重点)指令周期10(1)时钟周期如:8086的时钟频率为5MHz,故时钟周期为200ns。相邻两个时钟脉冲上升沿(下降沿)之间的时间间隔称为时钟周期(ClockCycle),也称为T状态。由计算机的主频决定(主频的倒数),T
5、状态是总线操作的最小时间单位。TCLK11(2)总线周期8086CPU通过总线对外部(存储器或I/O接口)进行一次访问所需的时间称为一个总线周期。CPU通过总线对外的各种操作称为总线操作。8088的总线操作主要有:存储器读、I/O读操作存储器写、I/O写操作中断响应操作总线请求及响应操作12(3)指令周期CPU从内存取一条指令并执行该条指令所用的时间。不同指令的指令周期长度是不同的。CPU每执行一条指令,至少要通过总线对存储器访问一次(取指令)。指令周期又可以划分为若干个总线周期。何时有总线周期?13任何指令的取指阶段都需要存储器
6、读总线周期,读取的内容是指令代码。任何一条以存储单元为源操作数的指令都将引起存储器读总线周期,任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期。只有执行IN指令才出现I/O读总线周期,执行OUT指令才出现I/O写总线周期。CPU响应可屏蔽中断时生成中断响应总线周期。何时有总线周期?当指令队列满,且EU无总线请求时,CPU的BIU进入空闲状态Ti。14一个基本的总线周期通常包括4个时钟周期即T1,T2,T3和T4。T1T2T3T4一个总线周期在每个T状态中,CPU执行不同的操作,具体来说:CLK15T1状态:CPU把要访
7、问的存储单元或I/O端口的地址输出到地址总线(A0~A19)上。T2状态:撤销地址,将本总线周期的状态送高4位地址,发出读/写信号,控制数据的传送方向。T3状态:数据出现在数据线(D0~D15)上。T4状态:CPU完成读/写数据,本总线周期结束。16考虑到CPU和慢速的存储器或I/O接口之间传送的实际情况,8086具有在总线周期的T3和T4之间插入若干个附加时钟周期的功能。这种附加时钟周期称为等待时钟周期TW。TW状态:总线上保持T3时的信息状态。等待时钟周期TW17等待状态T1T2T3TwTwTwT4CLKREADY前沿检测1
8、8在读写总线周期中,判断是否插入Tw:1.在T3的前沿检测READY引脚是否为有效高电平。2.如果READY无效,在T3和T4之间插入一个Tw,转1。3.如果READY有效,执行完该T状态,进入T4状态。19指令周期总线周期……总线周期时钟周期时钟
此文档下载收益归作者所有