基于Quartus2的Verilog实例详解

《基于Quartus2的Verilog实例详解》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于Quartus2的Verilog实例详解说明：该例程分两部分：第一部分主要是通过一个半加器的实验来演示Quartus2软件的基本用法，从而使入门者很快上手。第二部分主要是VerilogHDL的实例，其中每个程序都是已经调试通过的，尤其是后边的数字钟、频率计等都有已经建好的工程，若将其下到实验箱就可以直接观察效果。由于水平有限，纰漏之处还请指正！第一部分半加器的实现1、打开Quartus2软件如下图所示：标题栏菜单栏资源管理窗工程栏编译状态显示窗信息显示窗图1—1QuartusII软件图形用户界面我们首

2、先简单了解一下各部分的作用：标题栏：显示当前工程的路径和程序的名称。菜单栏：主要包括文件（File）、编辑（Edit）、视图（View）、工程（Project）、资源分配（Assignments）、操作（Processing）、工具（Tools）、窗口（Window）、和帮助（Help）、9个下拉菜单组成。工具栏：包含常用命令的快捷图标。资源管理窗：显示当前工程中所有相关的文件。工程工作区：对不同的工程文件进行各种操作。编译状态显示窗：显示模块综合、布局布线过程和时间。信息显示窗：显示软件综合、布局布线过

3、程中的信息。下面我们通过一个半加器的实验来进一步学习：我们首先要新建一个工程，按下图进行操作单击后会出现下列的窗口，按照下图继续进行……鼠标单击，下一步保存文件路径工程名称鼠标单击，下一步鼠标单击，下一步元件系列选择具体元件选择（我们采用实验箱上的Cyclone系列的EP1C3T144C8）最后单击下一步最后，单击“Finish”工程建好后新建一个图形文件，FileNew（如下图所示）用鼠标选中，单击OK确定后弹出如下图所示的窗口图形文件编辑区双击图形文件编辑区会弹出如下图所示的对话框。在原理图中调入与门

4、（and2）、异或门（xor）、输入端口（input）、输出端口（output）等元件，可在“Name”的文本框中直接输入元件的名字，也可以在元件库中直接寻找，调入元件。元件库元件显示区元件名称将鼠标指到要连接的一端将会有一个“十字形”的图标，然后将两端连接即可，按照此方法参照下图进行电路连接……电路连接好以后我们为了方便自己阅读可以改变一下输入输出引脚的名称，鼠标双击输入输出引脚会弹出下面的窗口……输入管脚名称确定完成按照上面的步骤将所有引脚都修改完成后将文件进行保存。注意：保存时文件名要和工程名保持一

5、致。保存以后就要进行编译了，单击图标对文件进行编译……编译完成后我们首先用软件进行波形仿真，新建波形仿真文件，FileNew-�OtherFlies波形仿真文件新建波形仿真文件后输入信号节点，方法是单击鼠标右键会出现如下图所示的窗口，然后选择“InsertNodeorBus…”选择“NodeFinder”2：选择“List”1：选择“Pins:all”4：选择“OK”3：选择“>>”确定仿真参数设置：单击按钮“Edit”选择“EndTime”出现如下图所示的窗口，可以在按钮“Time”对话框中设置仿真时间

6、。设置结束时间单击按钮“Edit”选择“GridSize”出现如下图所示的窗口，可以在按钮“TimeProject”对话框中选择仿真时每格的时间，我们在这里选择50ns。设置每格仿真时间然后我们对输入引脚进行波形赋值，如下图所示，用鼠标选中某一部分（变蓝）然后赋0或1按照上面的方法将两输入引脚赋成下图的样子赋值完成后对波形仿真文件进行保存，名字和工程名保持一致保存完成就可以进行仿真了，鼠标单击……单击完成仿真完成和我们可以看一下仿真结果，通过输出波形我们可以分析我们制作的半加器是否正确……在此我们可以分析

7、一下半加器的原理，a和b为两个输入端口，cout为输出的高位，sout为输出的低位，由此我们知道当a和b都为0时cout和sout都为0；当a和b有一个为1时cout为0、sout为1；当a和b都为1时cout和sout都为1。仿真结果和我们分析结果一致，说明我们制作的半加器是正确的。到此我们的软件仿真就完成了，下一步我们进行硬件下载……首先我们先了解几个快捷图标的用途管脚分配完全编译下载快捷键鼠标单击管脚分配快捷键……选中进行管脚分配输入管脚号选中显示所有管脚管脚按照下图进行分配管脚分配完成单击……然后

8、单击完全编译快捷键再进行一次完全编译，编译完成后单击下载快捷键……点击“Hardwaresetup”设置如下：将硬件连接好以后单击Start就可以下载了……下载进程开始下载打上对号下载完成后我们就可以进行硬件实验了，我们给EP1C3的26、27脚全部置低，28、31脚也全为低；将26、27脚其中一个置高，另一个置低，28脚为低，31脚为高；将26、27脚全部置高，28、31脚全部为高。如果是这样的话说明实验成功，我们的第一个实