“数字电子技术基础”复习题(时序电路部分) - 副本

《“数字电子技术基础”复习题(时序电路部分) - 副本》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、“数字电子技术基础”复习题（时序电路部分）一、触发器1．构造一个模6计数器需要个状态，个触发器。2．D触发器的特征方程为，JK触发器的特征方程为_____________。3．时序逻辑电路中一定是含（）。A.触发器B.组合逻辑电路C.移位寄存器D.译码器4．若将D触发器的D端连在端上，经100个脉冲后，它的次态Q（t+100）=0，则现态Q（t）应为（）。A.0B.1C.与原状态无关5．要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）。A.00B.01C.10D.无法确定6．欲使D触发器实现

2、同步置0，必须要使输入端D=（），且时钟脉冲CP（）沿后有效。7.构成一个1位十进制同步加法计数器至少需要（）个JK触发器，一个1位5进制同步加法计数器至少需要（）个JK触发器。8．图示电路中，当CP有效沿到来后，次态应为（）。A．1B．0C．D．9.图示电路，按照逻辑功能，它应是（）触发器。A．RSB．TC．DD．10．电路及CP和K的波形如图。（1）写出电路次态输出的逻辑表达式；（2）对应画出、的波形。11.已知CMOSJK触发器各输入端的电压波形如下右图所示,试画出和的波形。设触发器初始状态为0

3、。12．试分析如图所示逻辑电路，计算出状态表。若X端输入的串行码序列｛5D36｝H（H代表十六进制），问Y端输出的序列｛｝H13．采用进位输出置最小数法，将集成计数器74LS161构成9进制计数器，画出接线图(见下左图)。○○○○CTTQ0Q1Q2Q3CTPC0C1CRLDDOD1D2D374LS16114．15.分析如图所示计数器电路，说明为几进制计数器。D0D1D2D3S0S1S2S3VrefRRR2R2R2R2R2RRvO+-16．图示D/A转换器。已知R=10KΩ,Vref=10V；当某位数为

4、0，开关接地，为1时，开关接运放反相端。试求（1）V0的输出范围；(2)当D3D2D1D0=0110时，V0=？17．555定时器电路中，设D是理想二极管。（1）图示是什么电路？（2）画出vC和vO的波形。（3）如改变R2，会影响vO波形中的什么参数。（4）若C=0.01μF、R1=100kΩ、R2=20kΩ，试计算输出波形的频率。（12分）12678435R1R2CVCCvO5550.01μFvC18．试用D触发器设计一个顺序脉冲发生器，脉冲发生器的状态图如下所示。00010011000101111

5、119．试用两片74160十进制集成计数器芯片设计一个60进制计数器。20．.用4位二进制计数器集成芯片74161，设计一个120进制的计数器。21．试用两片74290十进制集成计数器芯片设计一个64进制计数器22．由JK触发器组成一时序电路，画出其完整状态转换图，说明是一个几进制的计数器，画出波形图（至少八个CP脉冲），设初态均为零。（15分）JKCJKCJKC1CPQ0Q1Q2