32位微处理结构

32位微处理结构

ID:43273692

大小:567.00 KB

页数:40页

时间:2019-10-07

32位微处理结构_第1页
32位微处理结构_第2页
32位微处理结构_第3页
32位微处理结构_第4页
32位微处理结构_第5页
资源描述:

《32位微处理结构》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、1第2章32位微处理结构第1节80x86CPU的结构第2节80x86CPU的寄存器组第3节微处理器的工作模式第4节微处理器芯片的引脚信号第5节微处理器的总线周期2计算机的基本工作原理CPU定时电路MEMI/O接口输出设备输入设备DMA地址总线数据总线控制总线38086/88CPU的详细框图4第1节80x86CPU的结构一、80486的内部结构内部结构(1)总线接口单元(2)指令预取单元(3)指令译码单元(4)指令执行单元(5)段管理单元(6)页管理单元(7)高速缓存单元(8)浮点运算单元5预取单元32字节代码队列2*16字节ALU浮点运算单元(FPU)浮点运算单元(FPU)段管理单元描述符

2、寄存器双界/属性PLA控制单元控制ROM页管理单元TLB(32项)高速缓存器管理单元8K字节高速缓存器指令译码器地址驱动器写缓存器4*80数据总线收/发器总线控制请求序列发生器成组总线控制高速缓存器控制奇偶生成控制总线大小控制寄存器文件桶形移位器代码流偏移量总线64位内部数据总线32位数据总线线性地址总线PCD2DWT201283224指令总线总线接口单元61、总线接口部件:管理地址、数据和控制总线,完成指令预取、读/写数据等总线操作。2、指令预取部件:含有32字节的指令预取队列,可通过总线接口部件从M中读取指令放入指令队列。3、指令译码部件:从指令预取队列中读取指令并译码。4、指令执行部

3、件:由ALU、通用R、桶形移位R等组成,完成各种逻辑/算朮运算。5、段管理部件:对M进行分段管理,将逻辑地址转换为32位线性地址。6、页管理部件:对M进行分页管理,将线性地址变换为M的32位物理地址。7、高速缓冲部件:可加速指令和数据的访问。8、浮点运算部件:简称FPU,专门用于浮点运算。7第2节80x86CPU的寄存器组1基本寄存器(1)通用寄存器(2)指令指针寄存器(3)标志寄存器(4)段寄存器2系统级寄存器(1)控制寄存器(2)系统地址寄存器3调试和测试寄存器4浮点寄存器81基本寄存器311615870EAXAHALAXEBXBHBLBXECXCHCLCXEDXDHDLDXESIED

4、IEBPESP通用寄存器9EAX/AX:累加器,用于乘法、除法和I/O操作。EBX/BX:基址R,用于基址寻址和查表转换。ECX/CX:用于循环计数和串操作的计数。EDX/DX:用于乘法、除法和间接I/O寻址。ESI/SI:变址R,用于变址寻址和串操作(源串偏移地址)。EDI/DI:变址R,用于变址寻址和串运算(目标串偏移地址)。ESP/SP:堆栈指针R,用于堆栈操作,作栈顶的指针。EBP/BP:基址R,用于基址寻址。(访问堆栈段}103116150EFLAGSFLAGS标志寄存器EIPIP指令指针寄存器段寄存器150630CSSSDSESFSGS选择器描述符高速缓冲器1131191817

5、161514131211109876543210ACVMRFNTIOPLOFDFIFTFSFZFAFPFCFFLAGSEFLAGSCF:进位标志IOPL:I/O特权级标志PF:奇偶标志NT:任务嵌套标志AF:辅助进位标志RF:恢复标志ZF:零标志VM:虚拟8086模式标志SF:符号标志AC:对准检查标志OF:溢出标志TF:单步标志IF:中断标志DF:方向标志122系统级寄存器31302928191816543210CR0PGCDNW保留AMWP保留NEETTSEMMPPECR1保留CR2页FAULT线性地址CR3页目录基址寄存器保留PCDPWT控制寄存器CR0:存放整个系统的控制标志CR1

6、:为其它产品保留,未用CR2:保存页故障32位线性地址CR3:保存当前任务的总目录在内存的基地址1332位基地址16位界限GDTRIDTR16位选择符32位基地址16位界限16位其它属性LDTRTRGDTR:全局描述符表寄存器,保存全局描述符表GDT的起始地址和大小IDTR:中断描述符表寄存器,保存中断描述符表基地址和16位界限LDTR:局部描述符表寄存器,保存局部描述符表LDT的起始地址和大小TR:任务寄存器,提供任务状态段TSS在内存中的位置143调试和测试寄存器DR0线性断点地址0TR3Cache测试控制DR1线性断点地址0TR4Cache测试数据DR2线性断点地址0TR5Cache

7、测试状态DR3线性断点地址0TR6TLB测试控制DR4留用TR7TLB测试状态DR5留用测试寄存器DR6断点状态DR7断点状态调试寄存器80486提供8个32位的可编程寄存器DR0—DR7支持调试功能,定义5个32位测试寄存器TR3—TR7增强系统的可测性。154浮点寄存器:80486的FPU中包含13个浮点寄存器,其中R0—R7共8个80位寄存器,16位的标志寄存器用来记录每个数据寄存器的内容,16位控制寄存器完成浮点

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。