DSP应用技术第八讲

《DSP应用技术第八讲》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、本章第二大部分主要内容：2.7程序地址生成方式2.8中断系统2.9流水线2.10在片外围电路2.11串行口2.12外部总线2.13直接存储器访问(DMA)控制器第二章硬件结构第二章硬件结构2.10在片外围电路外部总线概述C54XDSP通过外部总线与外部存储器以及I/O设备相连主要包括如下内容:外部总线接口信号外部总线操作的优先权软件等待状态发生器分区转换逻辑复位和IDEL3及保持方式下外部总线时序关系第二章硬件结构2.10在片外围电路外部总线外部总线接口由数据总线、地址总线以及一组控制信号所组成部总线接口是一组并

2、行接口控制信号：/MSTRB/IOSTRBR//W外部数据准备好信号READY与片内软件可编程等待状态发生器一起，可以使处理器与各种速度的存储器及I/O设备接口外部设备需要寻址C54XDSP的外部程序、数据和I/O空间时，可以通过/HOLD和/HOLDA信号，达到控制外部资源的目的第二章硬件结构2.10在片外围电路外部总线外部总线接口CPU寻址片内存储器时，外部数据总线置高阻态，地址总线以及存储器选择信号(/PS,/DS,/IS)均保持先前的状态，/MSTRB,/IOSTRB,R//W,/IAQ及/MSC信号为无

3、效状态如果PMST中的地址可见位AVIS有效，则CPU执行指令时的内部程序存储器的地址出现在外部地址总线上，且/IAQ信号有效第二章硬件结构2.10在片外围电路外部总线外部总线接口第二章硬件结构2.10在片外围电路外部总线外部总线操作的优先级别外部总线只能允许每个机器周期进行一次寻址如果在一个机器周期内寻址两次外部存储器(取指，取操作数或访问I/O空间)，就会发生流水线冲突外部总线冲突的例子STT，*AR6；单操作数写操作LD*AR4+,A；双操作数读操作

4、

5、MAC*AR5+,B第二章硬件结构2.10在片外围电路

6、外部总线外部总线操作的优先级别外部总线流水线操作优先级C54XDSP可以自动解决外部总线流水线冲突，因为事先规定好了流水线各个操作阶段的操作优先级别第二章硬件结构2.10在片外围电路外部总线等待状态发生器软件可编程等待状态发生器可将外部总线周期延长多达7个机器周期如果外部器件要求插入7个以上的等待周期，则可配合利用硬件实现当所有的外部寻址都配置在0等待状态时，加到等待状态发生器的时钟被关断软件可编程等待状态发生器的工作受到一个16位的软件等待状态寄存器SWWSR(0028h)的控制第二章硬件结构2.10在片外围电

7、路外部总线等待状态发生器软件等待状态寄存器SWWSR(0028h)XPAI/O空间(64K)数据空间(高32K)数据空间(低32K)程序空间(高32K)程序空间(低32K)1514~1211~98~65~32~0I/O空间字段0000~FFFFh扩展程序地址控制位0：不扩展1：扩展数据空间字段8000~FFFFh数据空间字段0000~7FFFh程序空间字段XPA=0:XX8000~XXFFFFhXPA=1:400000~7FFFFFh程序空间字段XPA=0:XX0000~XX7FFFhXPA=1:000000~3

8、FFFFFh第二章硬件结构2.10在片外围电路外部总线等待状态发生器逻辑框图WaitStateReadySignal第二章硬件结构2.10在片外围电路外部总线等待状态发生器应用举例为程序空间和I/O空间插入3个等待状态,数据空间插入两个等待状态STM#349B，SWWSR；SWWSR=0011010010011011只有插入2个以上机器周期时，CPU才在CLKOUT的下降沿检测外部READY信号第二章硬件结构2.10在片外围电路外部总线等待状态发生器应用举例试为TMS320C54x-40作如下外设配置：程序存储器

9、EPROM8K×16位，ta=70ns数据存储器SRAM8K×16位，ta=12nsA/D和D/A变换器16位，转换时间=120ns第二章硬件结构第二章硬件结构2.10在片外围电路外部总线等待状态发生器应用举例试为TMS320C54x-40作如下外设配置：程序存储器EPROM8K×16位，ta=70ns数据存储器SRAM8K×16位，ta=12nsA/D和D/A变换器16位，转换时间=120nsSTM#5018，SWWSR第二章硬件结构2.10在片外围电路外部总线等待状态发生器硬件等待状态(1)外部存储器及外设的

10、速度有快有慢,往往需要在软件等待状态的基础上插入硬件等待状态.(2)两种情况:1)要求插入7个以上的等待状态2)在一个存储区中有两种以上的存取速度第二章硬件结构2.10在片外围电路外部总线等待状态发生器硬件等待状态(3)实现可能性当软件等待2~7个状态,执行到最后一个软件等待状态结束时,/MSC引脚变为低电平,CPU检测READY信号.如果不需要附加硬件等待状态,可以直接