数字逻辑设计实验04fpga电路设计实验1

《数字逻辑设计实验04fpga电路设计实验1》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验四FPGA电路设计实验(1)一、实验目的1、通过实验熟悉通过VHDL语言设计电路的基本方法。2、通过实验理解移位寄存器的设计方法，并学握在QuartusII软件中通过VHDL语言的形式进行移位寄存器设计的过程。二、实验步骤1、在“我的电脑”中新建一个目录。(注意：目录尽量建立在自带的U盘上，以防实验工程被还原)2、打开QuartuslI软件，点击菜单中的uFile->NewProjectWizard”选项，启动新建工程向导程序，新建一个QuartusII工程。工程文件保存在第1步创建的目录屮，工程命名为：“EXP07”。向导第3步选择FPG

2、A芯片,这里要按照实验箱上的芯片型号选择：Family选择"CycloneII”，Availabledevices选择“EP2C5T144C8”，其它地方保持默认选择。BevProjectVizard:Fa>ily&DeviceSettings[page3of5]Selectthefamilyanddeviceyou內anttotargetforcompilation.DevicefamilyFamily:

3、CycloneIIDevices:(AllShowin'Availabledevice'listPackage:Pincount:Targ

4、etdevice「AutodeviceselectedbytheFitter♦Specificdeviceselectedin'Availabledevices1listSpeedgrade:ShowadvaneeddevicesHardCopycompatibleonlyAvailabledevices:Memor...

5、Embed...PLLEP2C5Q208I81.2V4608142119808262EP2C5T144C61.2V460889119808262EP2C5T144C71.2V460889119808262EP2C5T144C

6、84608891198082622221198082616588836165888361RFfififiX46088982561828256182A9FR1A?EP2C5T144I8EP2C8AF256A7EP2C8AF256I8NameCorev...LEsUserIZ..2v2v2v7^rCompaniondeviceHardCopy:

7、RLimitDSP&RAMtoHardCopydeviceresourceFinish取消向导第3步设置丄程用芯片3、工程建立完成后，点击菜单“File・>New”选项，打开新建文件窗口

8、，选择“DesignFiles・>VHDLFile”，再点击“OK”按钮，创建一个VHDL设计文件。New”・・SOPCBuilderSystem日・・DesignFiles

9、I•••AHDLFile•BlockDiagram/SchematicFile[■■■EDIFFileh-StateMachineFileSystemVerilogHDLFile[••••TelScriptFilekVerilogHDLFileVHDLFile白・・MemoryFiles・Hexadecimal(Intel・Fo『mat)File；・・・MemoryIni

10、tializationFile□-Verification/DebuggingFiles-In-SystemSourcesandProbesFile]・・・LogicAnalyzerInterfaceFile・SignalTapIILogicAnaly刘File丄VectorWaveformFile白・・OtherFilesI•“AHDLIncludeFile]・・・BlockSymbolFile]・・・ChainDescriptionFile・SynopsysDesignConstraintsFile；・・・・TextFileOK

11、Cance

12、lA图2新建文件窗口4、点击菜单“File->SaveAs”选项，将新建的电路图设计文件保存在工程目录中，注意：文件名要与工程名保持一致：EXP07.VHD。5、在新建的VHDL设计文件中输入创建一个移位寄存器的源代码。这里创建一个上升沿触发且带清零信号的双向移位寄存器，代码如下：LIBRARYIEEE;USEIEEE.Std_logic_1164.all;ENTITYEXP07ISPORT(a,b,clr,clock:INBIT;q:BUFFERBIT_VECTOR(0TO7));ENDEXP07;ARCHITECTUREoneOFEXP07

13、ISBEGINPROCESS(a,b,clr,clock)BEGINIFclr='O'THENq<=“00000000”；ELSEIFclock'EV