实验三 组合逻辑电路的设计

《实验三 组合逻辑电路的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验三组合逻辑电路的设计一、必做任务电路图注：其中S、A1、A2、B1、B2为输入，D、C、B、A为输出，按位接数码管的输入端口，SIGN为符号的输出端，接LED灯，1为负。电路图中所用到的或非门，均取自芯片SN74HC86N所含的四个异或门，在使用芯片SN74HC86N时，未使用输入端需接地。选做任务电路图注：在必做任务的基础上加了负数补码到原码的转换，其中的与非门来自芯片C4011，即上一次的实验二中所用的包含四个与非门的芯片。二、总结（1）组合逻辑电路的设计和调试步骤；答：电路的设计是在实验前完成的，2位运算器的结果为:-3~6，利用异或门很容易做到在运算符S=

2、1时对B做到按位取反并以CIN加一。我们知道-3~6的四位补码中只有负数的SUM4=1，所以，很容易想到将S接到B3、B4，那么，SUM4为符号位，SUM3、SUM2、SUM1组成结果的补码。但实验的时候知道了需要负数的二位补码，那么分析-3~6的四位补码和-3~-1的二位补码如下：很容易发现我们只需要将原有四位补码结果的SUM3=SUM4⊕SUM3；SUM4=0即可得到正确结果，于是只需要再使用芯片SN74HC86N的一个异或门即可完成必做任务。选做任务是当场设计的，实际上与必做任务只有-1与-3的输出需要做更改，如下图：容易发现，只有-1和-3的SUM2正好相反，

3、于是只需在这两种情况下将其与1异或即可，我们注意到只要SIGN=SUM1=1即可，于是利用与非门和异或门完成了选做任务如上图。（1）在实验中遇到的问题及解决方法答：问题一：实验初期，我遇到了一个玄学问题，我的手不接触任何与电路相关的零件或导线的情况下靠近电路，电路的示数会发生有规律性的变化。后来在老师的点拨下得知这可能是因为导线使用不规范导致的电磁感应现象，于是我将原有电路拆掉之后较为规范的重装了一遍，问题消失了。问题二：做选做实验的时候发现自己需要其他的门电路，后来想到了之前一次实验所用到的C4011芯片中的与非门，便用与非门搭了一个电路完成了选做任务。（1）此次实

4、验的收获答:我觉得这次实验的电路是比较简单的，他的最大意义在于让我们初步掌握用给定的有限的元件来进行所需功能的电路设计，另外他让我们对于运算器的基本设计规则或者说模式有了一个了解，为之后的位数更多的电路设计打下基础。除此之外，我想应该还有分析能力的锻炼吧，例如我上面的根据结果比较寻找设计方法。一、思考题1写出实现电路功能的真值表和逻辑表达式，并画出逻辑图。答：真值表：ABCINSUMCOUT1111111001101011001001101010100011000000逻辑表达式：SUM=A·B’·CIN‘+A’·B·CIN’+A’·B’·CIN+A·B·CIN=(A

5、⊕B)⊕CINCOUT=A·B·CIN’+A·B‘·CIN+A’·B·CIN+A·B·CIN=(A·B)+(CIN·(A⊕B))逻辑图：2，根据你的1位全加器电路设计，并查阅相应门电路的数据手册，试分析该电路传输延迟时间是多少？并试说明电路传输延迟时间与哪些因素相关。答：查数据得tPHL：74HC08与门:7ns，74HC04非门：7ns，74LS32或门：4~15ns；所以我所设计的电路的传输延迟时间应该是：tPHL=7+7+10=24ns；电路传输延迟时间相关的因素：【1】元件的传输延迟时间；【2】支路的长度【3】电路结构