2019Cache控制器、简单模型机设计实验

《2019Cache控制器、简单模型机设计实验》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Cache控制器、简单模型机设计实验　　北京科技大学计算机与通信工程学院　　实验报告　　实验名称:　　　　学生姓名：　　　　专　　业:　　　　班　　级：　　　　学　　号：　　　　指导教师：　　　　实验成绩：　　　　实验地点：　　　　实验时间：　　年　　月　　日　　一、实验目的与实验要求　　1、实验目的　　(1)掌握一个简单CPU的组成原理；在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机；为其定义五条机器指令，编写相应的微程序，并上机调试。　　(2)掌握Cache控制器的原理及其设计方法；熟悉FPGA应用设计及EDA软件的使用；熟悉QuartusI

2、I软件的使用及FPGA应用设计。　　2、实验要求　　(1)用画图方式给出简单模型机实验接线图。利用5条机器指令编写程序，在简单模型机上运行，并观察执行过程和结果。更改指令，使其执行一次后能够停机。　　(2)利用QuartusII软件中完成Cache控制器的设计，编译、仿真、下载并观察执行结果。　　二、实验设备及要求　　CM3+实验环境、QuartusⅡ环境　　三、实验内容与步骤　　1、实验一　　实验原理　　本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU运算器、微程序控制器、通用寄存器，指令寄存器、程序计数器和地址寄存

3、器组成。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。　　PC_B为三态门的输出使能端，CLR连接至CON单元的总清端CLR，按下CLR按钮，将使PC清零，LDPC和T2相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将CPU内总线上的数据打入PC。本模型机共有五条指令：IN、ADD、OUT、JMP，HLT，其指令格式如下表所示。　　数据通路图　　其中，JMP为双字节指令，其

4、余均为单字节指令，********为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。本实验在微程序控制器实验的基础上增加了三个部件即程序计数器PC，地址寄存器AR，存储器MEM。　　当拟定“取指”微指令时，该微指令的判别测试字段为P测试。于“取指”微指令是所有微程序都使用的公用微指令，因此P的测试结果出现多路分支。本机用指令寄存器的高6位作为测试条件，出现5路分支，占用5个固定微地址单元，剩下的其它地方就可以一条微指令占用控制存储器一个微地址单元随意填写，微程序流程图上的单元地址为16进制。　　当全

5、部微程序设计完毕后，应将每条微指令代码化，下表即为将图的微程序流程　　图按微指令格式转化而成的“二进制微代码表”。　　简单模型机微程序流程图　　设计一段机器程序，要求从IN单元读入一个数据，存于R0，将R0和自身相加，结果存于R0，再将R0的值送OUT单元显示。根据要求可以得到如下程序，地址和内容均为二进制数，地址内容助记符说明：　　0000000000100000;START:INR0从IN单元读入数据送R0　　0000000100000000;ADDR0,R0R0和自身相加，结果送R00000001000110000;OUTR0R0的值送OUT单元显示00

6、00001111100000;JMPSTART跳转至00H地址　　0000010000000000;　　0000010101010000;HLT停机实验步骤①联机写入和校验　　编写实验程序，将其导入到CM3+实验环境中，校验运行。②按照下图将实验箱连线　　③联机运行　　利用软件环境里的简单模型机数据通路图。操作实验箱，观测指令的执行过程，并观测软件中地址总线、数据总线以及微指令显示和下位机是否一致。　　2、实验二　　实验原理　　本实验采用的是直接方式，这种变换方式简单而直接，硬件实现很简单，访问速度也比较快，但是块的冲突率比较高。其主要原则是：主存中一块只能映

7、象到Cache的一个特定的块中。假设主存的块号为B，Cache的块号为b，则它们之间的映象关系可以表示为：b=BmodCb其中，Cb是Cache的块容量。设主存的块容量为Mb，区容量为Me，则直接映象方法的关系如图所示。把主存按Cache的大小分成区，一般主存容量为Cache容量的整数倍，主存每一个分区内的块数与Cache的总块数相等。直接映象方式只能把主存各个区中相对块号相同的那些块映象到Cache中同一块号的那个特定块中。例如，主存的块0只能映象到Cache的块0中，主存的块1只能映象到Cache的块1中，同样，主存区1中的块Cb也只能映象到Cache的块

8、0中。根据上面给出的地址映象规则，整个