实验四简单模型机的设计与实现

实验四简单模型机的设计与实现

ID:9026684

大小:273.00 KB

页数:5页

时间:2018-04-15

实验四简单模型机的设计与实现_第1页
实验四简单模型机的设计与实现_第2页
实验四简单模型机的设计与实现_第3页
实验四简单模型机的设计与实现_第4页
实验四简单模型机的设计与实现_第5页
资源描述:

《实验四简单模型机的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实验四简单模型机的设计与实现一、实验目的1.理解并掌握指令格式、寻址方式、指令系统的设计方法;2.进一步理解数据通路,提高分析、编排指令执行流程的能力;3.掌握组合逻辑控制器的设计方法,理解模型计算机的整机工作过程;4.提高基于VerilogHDL的硬件电路的设计、调试、测试能力。二、实验设备与环境DE2-70实验开发版,QuartusⅡ开发软件。三、实验内容与步骤1.模型机的基本结构分析。模型机的结构图如图1所示。要求:分析模型机的构成模块,包括运算器、存储器、寄存器、程序计数器PC、地址寄存器AR、指令寄存器IR,明确各部件的工作特性;分析模型机的

2、总线互联结构,明确各部件间的信息通路。依据分析结果填写表1.表1部件功能及通路表模块名功能描述输入数据来源输入控制输出数据目的地输出控制其他控制信号名有效电平(沿)信号名有效电平(沿)PCIRARRAMMem_BUSREG_AREG_BALUREG_ZAlu_BUSdata_in2.分析指令流程,手动执行指令。memContent.hex(存储器初始化文件)文件中已存储了两条机器指令代码,依据上边步骤中对数据通路的分析,以及下边给出的指令说明、存储器初始化文件内容,手动发出控制命令,完成从取指到指令执行的整个过程。记录过程,填写表2。指令格式:单字长一

3、地址指令,采用直接寻址,所以可直接访问的地址范围为32B,并将REG_A作为累加器。位:7……54……..0指令功能操作码地址码LDAX(X)->AADDX(A)+(X)->A存储器初始化文件内容://指令地址(十六进制)指令代码(二进制)助记符说明0011010000LDAX//X=(10)160100110001ADDX//X=(11)16//数据地址(十六进制)数据(二进制)10001100111100100000图1模型机结构图表2-1指令流程控制信号通路ldpcpc_bldirir_bwrmem_balu_bop[1]op[0]inc_pc取

4、指T0T1T2LDA执行周期T0T1T2ADD执行周期T0T1T2T3T4表2-2指令流程控制信号及输出信号通路RSTld_arsw_bld_bld_aalu_zAddr信号值及含义Databus信号值及其含义取指T0T1T2LDA执行周期T0T1T2ADD执行周期T0T1T2T3T43.实现模型机的自动连续运行。(1)设计指令,包括指令格式、寻址方式,并分析编排指令流程。要求设计的指令能够通过编写程序对两个操作数实现至少两种运算,并实现HLT、IN、OUT、STA等指令,形成较完备的指令系统。给出指令格式、指令功能、及每条指令的指令流程。(2)补充完

5、善CU的Verilog代码,完善控制器CU的设计。从而实现模型机的自动连续运算。步骤1:补充编写CU代码。步骤2:打开memContent文件,向存储器初始化文件中写入十六进制的指令代码及需要的数据。(即运行的程序)步骤3:仿真模型机的运行;步骤4:编程下载至实验板运行。(3)参照表2,列表说明取指及指令执行中每步操作时总线的输出,说明其含义。分析实验结果。四、思考题1.在当前的模型机中,指令操作码固定为几位?由哪个部件的结构分析得出该结论?2.该模型机的节拍应该开始于CLK的上升沿还是下降沿?3.如果要通过停止输入给CU时钟脉冲来实现停机指令,该怎么

6、做?4.模型机的数据通路中没有将累加器SEG_A的内容输出到总线的通路。按照当前的设计,怎么样实现这一功能?

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。