精品课程 IC原理 第3章 集成电路中的无源元件

《精品课程 IC原理 第3章 集成电路中的无源元件》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第3章集成电路中的无源元件3.1集成电阻器3.1.1基区扩散电阻3.1.2其他常用的集成电阻器3.1.3MOS集成电路中常用的电阻3.2集成电容器3.2.1双极集成电路中常用的集成电容器3.2.2MOS集成电路中常用的MOS电容器3.3互连(内连线)3.3.1金属膜互连3.3.2扩散区连线3.3.3多晶硅连线3.3.4交叉连线13.1集成电阻器电阻是基本的元件，在集成工艺技术中有多种设计与制造电阻的方法，根据阻值和精度的要求可以选择不同的电阻结构和形状。集成电路中的电阻分为无源电阻和有源电阻。无源电阻通常是采用掺杂半导体或合金材料制作的电阻，而有源电阻则是将晶体管进行适当的连接和偏置，

2、利用晶体管在不同的工作区所表现出来的不同的电阻特性来做电阻23.1.1基区扩散电阻众所周知，掺杂半导体具有电阻特性，不同的掺杂浓度具有不同的电阻率，正是利用掺杂半导体所具有的电阻特性，可以制造电路所需的电阻器。所谓扩散电阻是指采用热扩散掺杂的方式构造而成的电阻。这是最常用的电阻之一，工艺简单且兼容性好，缺点是精度稍差。3制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂过程，可以掺N型杂质，也可以是P型杂质，还可以是结构性的扩散电阻，例如在两层掺杂区之间的中间掺杂层，典型的结构是n-p-n结构中的P型区，这种电阻又称为沟道电阻。当然，应该选择易于控制浓度误差的杂质层做电阻，保证扩散电阻的精

3、度。4基区扩散电阻是最常用的电阻器对小阻值电阻可采用胖短图形、对一般阻值电阻可采用瘦长图形、对大阻值电阻可采用折叠图形WWWW5N型外延层接电路的最高电位，或接至电阻器两端中电位较高的一端。图3.1+Vcc+Vcc6在电阻的制作过程中，由于加工所引起的误差，如扩散过程中的横向扩散、制版和光刻过程中的图形宽度误差等，都会使电阻的实际尺寸偏离设计尺寸，导致电阻值的误差。电阻条图形的宽度W越宽，相对误差ΔW/W就越小，反之则越大。与宽度相比，长度的相对误差ΔL/L则可忽略。因此，对于有精度要求的电阻，要选择合适的宽度，如大于20μm，以减小电阻条图形误差引起的失配。7电阻图形尺寸的计算根据具

4、体电路中对电阻大小的要求，可以非常方便地进行电阻图形设计。设计的依据是工艺提供的掺杂区的方块电阻值和所需制作的电阻的阻值。一旦选中了掺杂区的类型，可以依据下式计算。其中，Rs（或R□）是掺杂半导体薄层的薄层电阻，又称方块电阻，L是电阻条的长度，W是电阻条的宽度，L/W是电阻所对应的图形的方块数。因此，只要知道掺杂区的方块电阻，然后根据所需电阻的大小计算出需要多少方块，再根据精度要求确定电阻条的宽度，就能够得到电阻条的长度。(3-1)8当然，这样的计算是很粗糙的，因为在计算中并没有考虑电阻的折弯形状和端头形状对实际电阻值的影响，在实际的设计中需根据具体的图形形状对计算加以修正，通常的修正

5、包括端头修正和拐角修正。端头和拐角修正因为电子总是从电阻最小的地方流动，因此，从引线孔流入的电流，绝大部分是从引线孔正对着电阻条的一边流入的，从引线孔侧面和背面流入的电流极少，因此，在计算端头处的电阻值时需要引入一些修正，称之为端头修正。910端头修正常采用经验数据，以端头修正因子k1，表示整个端头对总电阻方块数的贡献。例如k1=0.5，表示整个端头对总电阻的贡献相当于0.5方。图3.2给出了不同电阻条宽和端头形状的修正因子的经验数据，图中的虚线是端头的内边界，它的尺寸通常为几何设计规则中扩散区对孔的覆盖数值。对于大电阻L≫W情况，端头对电阻的贡献可以忽略不计。图3.211p.5212

6、对于折弯形状的电阻，通常每一直条的宽度都是相同的，在拐角处是一个正方形，但这个正方形不能作为一个电阻方来计算，这是因为在拐角处的电流密度是不均匀的，靠近内角处的电流密度大，靠近外角处的电流密度小。经验数据表明，拐角对电阻的贡献只有0.5方，即拐角修正因子k2=0.5。13对一般图形电阻的阻值采用计算电阻公式(3-1)，折叠图形电阻阻值的计算是各段相加，不过对端头电阻和拐角电阻要进行修正采用计算电阻公式(3-3)。当L»W时，可不考虑k1;当W»xjc时，可不考虑横向修正m。此时1415衬底电位与分布电容制作电阻的衬底是和电阻材料掺杂类型相反的半导体，即如果电阻是P型半导体，衬底就是N型

7、半导体，反之亦然。这样，电阻区和衬底就构成了一个pn结，为防止这个pn结导通，衬底必须接一定的电位。要求不论电阻的哪个端头和任何的工作条件，都要保证pn结不能处于正偏状态。16通常将P型衬底接电路中最低电位，N型衬底（外延层）接最高电位，这样，最坏工作情况是电阻只有一端处于零偏置，其余点都处于反偏置。例如，上端头接正电源的P型掺杂电阻，衬底（外延层）的N型半导体电接正电源，这样在接正电源处，pn结是零偏置，越接近电阻的下端头，P型半导体的电位越