计算机控制课程设计指导书43164

计算机控制课程设计指导书43164

ID:42203076

大小:821.99 KB

页数:26页

时间:2019-09-09

计算机控制课程设计指导书43164_第1页
计算机控制课程设计指导书43164_第2页
计算机控制课程设计指导书43164_第3页
计算机控制课程设计指导书43164_第4页
计算机控制课程设计指导书43164_第5页
资源描述:

《计算机控制课程设计指导书43164》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、计算机控制系统课程设计指导书数字化直流电机双闭环调速系统欧阳鑫玉徐少川辽宁科技大学电子与信息工程学院控制系二零零六年十月目录1第一章接口芯片简介21.1引言21.2INTEL8088微处理器总线结构21.2.18088引线21.2.2最小组态管脚说明31.3系统主时钟41.48088存储器扩展41.5屮断控制技术及接口51.5.1CPU中断系统51.5.28259屮断控制器61・6键盘及显示器接口技术71.7并行接口825581.8可编程定时/计数器825381.9ADC08099第二章数字化直流电机双闭环调速系统112.1调速系统的硬件组成及工作原理112.1.1

2、高分辨率数字触发器122.1.2高精度数字测速器162.2控制系统软件设计1925复习题23附图第一章接口芯片简介1.1引言电气传动系统采用微机进行数字化控制,是传动系统发展的主要方向。采用微机控制整个系统实现全数字化,可使控制系统结构简化,可靠性提高,操作及维修简便,电机稳态运行时的稳态精度可达到较高水平,同时,通过修改控制软件,可很方便地改变控制策略。本设计选用INTEL公司生产的8088CPU作主控器,整个系统包括可控硅触发及转速测量等环节,实现全数字化。系统屮采用了高分辨率数字触发器和高精度数字测速装置,控制对彖为直流电机,采用双环控制,内环为电流环,外环为

3、转速环,内环和外环的控制器都由微机来实现,它按照PI控制规律完成数字化的控制运算。本系统设计中主要涉及的接口电路有:中断接口8259:可接八个中断请求信号,本设计中接键盘中断请求信号、同步中断请求信号和A/D转换结束中断请求信号,地址为08H,09Ho键盘显示器接口8279:地址为28H,29H。定时器/计数器8253:可用于计数和定时,地址为10H〜13H。并行接口8255:地址为20H〜23H。ADC0809接口:地址为18H~1FH。存储器接口:6264、2764o6264是8KRAM芯片,地址为00000H〜01FFFH。2764是8KROM芯片,地址为0E

4、OOOH〜OFFFFH。1.2INTEL8088微处理器总线结构1.2.18088引线当把8088CPU与存储器和外设构成一个计算机系统时,根据所连存储器和外设的规模,可有两种不同的组态。木设计由于存储器容量不大,片了不多,所要连的I/O端口少,因而采用最小组态即可满足设计要求。系统的地址总线可由CPU的心~的、几、AD[6-AD}9通过地址锁存器74LS373构成,数据总线上的数据由ADn-AD.供给,经74LS245驱动,系统屮所需的控制信号全部由8088CPU身提供。由于采用最小组态,MN/磁接电源+5Vo1.2.2最小组态管脚说明8088处在最小组态时,引脚

5、24〜31的意义如下:IOIM:区分是存储器访问还是//O访问。WR:存储器写或"0写。INTA:CPU输出的中断响应信号,向外部输出低电平有效,表示CPU响应外部发来的INTR信号。ALE:地址锁存允许信号,高电平有效,在最小组态下用來作地址锁存器74LS373的输入信号。DT/R:数据发送接收信号,在最小组态屮用来控制数据收发器74LS245的数据传送方向。当DT/R为高电平时,表示数据从CPU向外输出,即完成写操作。当DT/R为低电平时,表示数据从外部向CPU输入,即完成读操作。采用74LS245主要是增加数据总线驱动能力。DEN:数据允许信号,低电平有效,在

6、最小组态中如使用数据收发器74LS245时,用此信号作为它的选通信号。INTR:可屏蔽中断请求信号,曲外部输入,屯平触发,高电平冇效。表示外部向CPU发出屮断请求。READY:准备就绪信号。由外部输入,电平触发,高电平有效。表示CPU访问存储器或//O端口时,已准备好数据。当READY信号无效时,要求CPU插入一个或多个等待周期7;。HOLD(输入)、HLDA(输出):是系统中当别的总线主设备耍求占用总线吋,请求CPU响应信号。SSO:系统状态信号线。RESET:复位信号线(输入)。复位输入引起处理器内部立即结束现行操作。这个信号必须保持冇效电平至少4个时钟周期,以

7、完成内部复位过程。当其返回低电平吋,重新启动执行。CLK:时钟输入端,与8284时钟发生器的CLK引脚相连。8088管脚见附图。1.3系统主时钟在8088CPU组织的计算机系统中,专门设计了一个时钊「发生器8284o它除了产生振荡,捉供主时钟外,述向CPU捉供准备就绪信号和系统复位信号。8284有两种产生时钟信号的办法,用引脚F/C加以选择,可选择外接频率源输入信号或接自身的晶体振荡器以形成脉冲。在本设计>PF/C接低电平,由X

8、和X?外接晶振以形成8088的时钟脉冲。晶振的频率为14.31818MHz,8284将晶振频率三分频,在CLK引脚上输出4.77MHz

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。