Xilinx FPGA 中文手册-《Platform Flash PROM User Guide》中文版

《Xilinx FPGA 中文手册-《Platform Flash PROM User Guide》中文版》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、《PlatformFlashPROMUserGuide》中文版FPGA的配置分为主串行和从串行两种，差别在于时钟源不同。nCF为高时PROM的DO数据有效，nCE和OE使能。P24和26介绍了接线图和引脚功能。原型开发优势每写一次可以有4套不同的程序进行测试。板子测试配置或安全升级设计的版本中写有诊断程序，如果发现原程序不满足要求，可以调用符合要求的程序重新执行，节省了调试时间。PlatForm具有备份程序的功能。防止不完整或损坏数据FPGA的所有IO口在DONE为低电平时均不可用，PlatForm满足这个要求。为什么使用内部解压或晶振PlatformPROM片上解压使得用户可以

2、多存储50%的数据。PlatformPROM提供20MHz或者40MHz（默认）的时钟用于将配置数据从PROM送入FPGA。内部晶振，特别是40MHz的操作只应用于解压模式。否则，FPGA的CCLK或者外部晶振会用于驱动。PROM的解压输出数据速率为内部时钟的一半，换言之，解压数据流配置时间是非压缩数据流的两倍。如果需要快速配置，FPGA的BitGen-gcompress方式可以作为压缩模式。时钟CLKOUT信号在配置过程中，且在nCE低、OE/nRESET高时有效；无效时呈高组态并且需要外部上拉以避免不确定状态。时钟速率可以配置，默认为1MHz，可以为1,3,6,12等，XCF

3、xxS最大为33MHz。PROM文件生成和烧写.bit（Bitstream）文件为输入数据流，.mcs文件为输出数据，.cfi文件为配置格式信息文件。.bit文件为FPGA使用的二进制数据，.mcs文件为PROM运行文件，.cfi（Configurationformatinformation）文件名字与前两者根目录相同。标准的PROM文件为前两者。在XCFxxP系列PROM使用多版本程序设计、CLKOUT、解压缩等功能时还需要使用.cfi文件。iMPACTProgrammingandFileGenerationsoftware编程和文件生成软件用于将比特流写入FPGA并生成.mc

4、s文件。XCFxxP系列PROM还需要生成.cfi文件。图1iMPACT功能P67页介绍了如何使用iMPACT软件生成烧写文件，Ｐ７５介绍了如何烧写。设计注意事项上电时，FPGA要求Vccint在特定时间内单调递增至额定值，否则无法实现“上电复位”。上电过程中PROM使OE/nRESET保持低电平，相应供电达到PowerOnReset（POR）阈值后，OE/nRESET还要延迟一个TOER时间才释放，以保证初始化过程中更大的稳定欲量。OE/nRESET与外部上拉和FPGA的nINIT相连。对于需要利用缓慢上升电源的系统，可以使用一个电源监测电路来拉低OE/nRESET直到电源达到

5、要求阈值，然后再释放，使目标的配置发生。OE/nRESET释放后nINIT被拉高，配置启动。如果电压跌落至POR阈值以下，PROM复位，OE/nRESET重新拉低直到恢复。OE/nRESET极性不能修改。对于一个全供电PROM，当OE/nRESET拉低或nCE置高时即复位。地址计数器复位，nCEO置高，其他输出引脚变为高组态。注意XCFxxS系列PROM只要求OE/nRESET释放前Vccint上升至POR阈值；而XCFxxPS系列PROM还需要Vcco达到额定值。采用FPGA的DONE直接驱动LED会影响nCE的信号质量，应按照图2设计。注意硅晶体二极管前向导通压降要比LED小

6、。用于防止高电平变为LED的正向导通压降。图2DONE驱动LED的方法（FPGA和PROM都在右边电路）使用PROM的CF引脚初始化FPGA配置当JTAG配置指令载入PROM时PROM在短暂置高后临时拉低nCF，结合外部上拉电阻产生高-低-高脉冲驱动FPGA的nPROGRAM引脚，初始化FPGA配置顺序。对于XCFxxP系列PROM，nCF增加了复位设计版本选择的功能。配置时钟频率可以通过BitGen软件的ConfigRate功能选择。XCFxxS系列所有引脚5V兼容。FPGA设计注意事项PROM里未被FPGA比特流占用的空间可以被FPGA使用，不使用时会工作在低功耗、静止状态：

7、当FPGA被设置为主模式时，配置完成后FPGA的CLK信号默认为高组态，PROM为了防止FPGA的CCLK悬空会拉低或置高CLK。对Spartan系列FPGA，FPGA设计时必须使INIT_B为高组态。配置完成后INIT_B引脚变为用户IO，如果未定义会设成高组态，并配置内部下拉。这会导致外上拉电阻与内强下拉电阻共同产生偏置，产生配置CRC错误。所以需要配置为非下拉，使得外上拉拉高INIT_B。主从模式配置方式：FPGA的DONE输出变高时，M[2:0]作为IO口使用。FPGA的