MII与RMII接口总结

《MII与RMII接口总结》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、MII与RMII接口总结1MII接口MII接口称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。MII接口支持10M和100M数据传输速率；10M速率时，时钟频率为2.5M；100M速率时，时钟频率为25M。MII数据接口总共需要18个信号，其中SMI管理接口使用两个信号：一个是时钟信号MDC，另一个是数据信号MDIO；其余的16个信号用于双向传输数据，传输数据位宽4bit。MII接口分为MAC模式和PHY模式；在FPGA设计时，MA

2、C模式即FPGA作为MAC，控制外部的PHY芯片；PHY模式正好相反。下表为MAC模式下，引脚信号说明；位宽信号名接口属性说明（bit）为一个连续的时钟信号（系统启动后就一直存在），TX_CLK1input是信号TXD、TX_ER和TX_EN的参考时钟，由PHY产生，TX_CLK的频率为数据传输速率的1/4在TX_CLK时钟周期内，TX_EN有效时，数据被PHYTXD4output接收，否则对PHY没有影响在数据传输过程中，如果TX_ER有效超过一个时钟周期，并且TX_EN有效，则PHY会发出一个或多个错误TX_ER1output数据，这些错误数据不是MAC发送的有效数据帧的某些数据或数据帧的

3、定界符数据；高电平有效，由MAC驱动，用于表示当前数据通道上TX_EN1output传输的数据为有效数据；RX_CLK与TX_CLK时钟频率相同，也由PHY产生；为RX_CLK1inputRXD、RX_DV和RX_ER的参考时钟在RX_CLK时钟周期内，RX_DV有效，则RXD为有效数RXD4input据RX_DV1input高电平有效，由PHY驱动，作用相同于TX_EN；高电平有效，当PHY检测到发送数据有编码错误或MAC无法检测的错误时，使能RX_ER通知协调子层，当RX_DV无效时，此信号不会对协调子层影响；RX_ERRX_ER1input还有个用途就是在RX_DV无效时，PHY使能RX

4、_ER一个或多个时钟周期表示有错误载波在通道上，从而在RXD上传输特定是数据值；冲突检测信号，不需要同步于参考时钟，由PHY根据COL1input通道情况输出，只有PHY在半双工模式下有效不需要同步于参考时钟，只要通道上存在发送和接收CRS1input过程，CRS就有效，由PHY输出；CRS只有PHY工作在半双工模式下有效；MDC1outputSMI接口的随路时钟MDIO1I/OSMI双向数据收发，实现对PHY配置寄存器访问MII接口的主要缺点就是信号线很多，完成数据的发送和接收需要14根数据线，故人们设计了新的RMII接口，大大减少了MII接口的数据线。2RMII接口RMII接口（Reduc

5、edMediaIndependantInterface），简化媒体独立接口，是简化的MII接口，在数据的收发上比MII接口少了一倍的信号线。RMII接口接收、发送和控制的同步参考时钟REF_CLK是50M，由外部时钟源或MAC提供时钟信号；这与MII接口不同，MII接口的数据发送和接收使用的时钟信号是分开的，且都是由PHY提供。RMII接口支持10M和100M的数据收发速率，在100M数据速率时，在每个时钟周期采样TXD或RXD上的数据信号；在10M数据速率时，要每隔10个时钟周期采样TXD或RXD上的数据信号。RMII数据接口总共需要10个信号，其中SMI管理接口使用两个信号：一个是时钟信号

6、MDC，另一个是数据信号MDIO；其余的8个信号用于双向传输数据，传输数据位宽2bit。RMII接口也分为MAC模式和PHY模式，类似于MII接口；下表为PHY模式下，引脚信号说明；表1RMII接口信号说明位宽信号名接口属性说明（bit）CLK_REF1input收发数据共用的参考时钟，50MTXD2input时钟周期内，在TX_EN有效时，TXD数据有效TX_EN1input高电平有效，用来表示TXD传输的数据为有效在时钟周期内，CRS_DV有效时，且MAC检测到接收数据中数据帧交叉前导码‘01’bit时就RXD2output认为RXD上的数据为有效数据帧的起始，对数据进行采集，否则认为RX

7、D是无效数据，不采集；数据发送错误标识信号；若发送数据RXD有错，RX_ER1output则有效，由PHY输出载波与数据有效信号，为MII接口中的CRS和CRS_DV1outputRXDV合并，与时钟信号异步；MDC1inputSMI接口的随路时钟SMI双向数据收发，实现对PHY配置寄存器访MDIO1I/O问3MII接口时序MAC模式下，MII接口时序图如图3-1和图3-2所示。图3-1MII接收