2018年6月微机接口及应用(第1次)作业

《2018年6月微机接口及应用(第1次)作业》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第1次作业—＞单项选择题（本大题共30分，共10小题，每小题3分）1.有效地址送寄存器指令LEA的功能是（）。A.将源操作数的偏移地址送入段寄存器B.将源操作数送入段寄存器C.将源操作数送入通用寄存器D.将源操作数的偏移地址送入通用寄存器2.用来存放当前代码段的首地址的寄存器是（）。A.DXB.CSC.DTD.SS3.采用寄存器寻址方式时，操作数是存放在（）中的。A.寄存器B.内存单元C.接口电路D.外设4.采用直接寻址方式时，操作数是存放在（）中的。A.寄存器B.内存单元C.接口电路D.外设5.在使

2、用串处理指令进行字符串扫描时，关键字是由（）寄存器给出的。A.AXB.BXC.CXD.DX6.指令MOVAL,[BX+DT-20H]中源操作数的寻址方式是（）。A.立即寻址B.直接寻址C.寄存器间接寻址D.相对基址变址寻址7.Intel8253定时器中的有引脚数为（）。A.24个B.32个C.40个D.60个8.MOVBL,AL所采用的寻址方式是（）。A.立即寻址B.直接寻址C.寄存器寻址D.间接寻址9.关于EDRAM芯片的说法中，错误的是（）。A.在DRAM芯片上集成了一个SRAM实现的小容量高速缓

3、冲存储器，从而使DRAM芯片的性能得到显著改进B.芯片内的数据输岀路径与输入路径没有分开C.在SRAM读岀期间可同吋对DRAM阵列进行刷新D.芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作10.以下叙述中正确的是（）。I•双端口存储器可以同时访问同一区间、同一单元II.当两个端口的地址码相同吋，双端口存储器必然会发生冲突III.高位多体交叉存储器的设计依据是程序的局部性原理IV.高位四体交叉存储器可能在一个存储周期内连续访问4个模块A.仅I、IIIB.仅II、III

4、C.仅I、IVD.仅I二、多项选择题（本大题共40分，共10小题，每小题4分）1.用汇编语言编写程序时需要注意（）。A.数据类型的一致B.寄存器的使用是否冲突C.汇编语言指令的一些缺省的条件D.选取合适的指令2.一条8086指令是由（）组成的。A.操作码B.校验码C.操作数D.常数3.从编程的角度，寄存器可以分为（）和（）的寄存器两大类。A.程序可见B.程序不可见C.通用D.专用4•堆栈是在存储器中开辟的一个特殊区域，它遵循（）的存取原则。A.“后进先QT'B.“先进先QT'C.“随机存取”D.“只读

5、”5.8086指令的长度是由（）决定的。A.操作码的长度B.操作数的个数C.操作数的类型D.校验码的长度6.下列有关MOV指令使用的叙述，正确的是（）。A.源操作数与目的操作数的数据类型必须一致B.立即数不能作为目的操作数C.CS不能作为目的操作数D.两个段寄存器之间不能直接进行数据传送E.不能实现立即数到存储单元的传送6.8255A内部结构中包括以下（）部件。A.数据总线缓冲器B.读/写控制逻辑C.移位寄存器D.A组和B组控制&DRAM的特点是（）。A.可读B.可写C.信息永久保留D.需要刷新E.一

6、旦关机，其信息丢失9.Cache具有如下特点（）。A.位于CPU与主存之间，是存储器层次结构中级别最高的一级B.容量比主存小，目前一般有数KB到数MBC.速度一般比主存快5-10倍，通常由存储速度高的双极型三极管或SRAM组成D.其内容是主存的部分副本R.其用途可用来存放指令，也可用来存放数据10.中断的作用有（）。A.实现CPU和多台I/O设备并行工作B.具有处理应急事件的能力C.进行实时处理D.实现多道程序运行和分时操作E.实现多机系统中各处理机间的联系三、判断题（本大题共30分，共15小题，每小

7、题2分）1.使用移位指令时，每条指令执行的移位次数只能为1次。（）2.为降低软件对硬件的依赖性，通常应优先使用BIOS提供的功能完成输入输岀操作。（）3.一条8086/88指令至少要包含一个操作数。（）4.ARM架构由于具备更低的能耗，更适合便携式计算设备，因为这些设备多数使用电池，对能耗要求较高。（）5.除非流程控制类指令声明，汇编程序是根据源程序书写的顺序从上往下执行的。（）6.跳转表由各分支处理子程序的首地址构成，依次存放在内存的一个连续存区中。（）7.在8086与转移地址有关的寻址方式中，短转

8、移和近转移的位移量都是16位。（）8.DF二0时，串操作的地址指针自动递増。（）9.XLAT换码指令一般用來实现码制之间的转换，又称查表转换指令。（）10.标号的段屈性与变量的段屈性其含义是相同。（）11・等值伪指令EQU会根据其定义的表达式求值结果大小占用相应的存储单元。（）12.当CPU正在处理一个中断请求时，乂出现了另一个优先级比它高的中断请求，这时，CPU就暂时中止执行对原来优先级较低的中断源的服务程序，保护当前断点，转去响应优先级更高的中断请求