八位七段动态数码管电路设计

《八位七段动态数码管电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验四八位七段数码管动态显示电路的设计一、实验目的1、了解数码管的工作原理。2、学习七段数码管显示译码器的设计。3、学习Verilog的CASE语句及多层次设计方法。二、实验原理七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-1所示。图4-1静态七段数码管由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪

2、一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。三、实验内容本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1KHZ作为扫描时钟，用四个开关做为输入，当四个开关置为一个二进制数时，在数码管上显示其十六进制的值。实验箱中的拨动开关与FPGA的接口电路，以及开关FPGA的管脚连接在实验一中都做了详细说明，这里不在赘述。数码管显示模块的电路原理如图4-2所示，表4-1是

3、其数FPGA74HC245abcdefQdp8888协协协协eOeOeO—dp—dp—dp—dpGNDGNDGNDGNDabcdefQdpaaaa忖b忖b忖b忖beO*屍巳屍*屍dpdpdpdpGNDGNDGNDGNDn74LS138码管的输入与FPGA的管脚连接表。图4-2数字时钟信号模块电路原理信号名称对应FPGA管脚名说明7SEG-AN4七段码管A段输入信号7SEG-BG4七段码管B段输入信号7SEG-CH4七段码管C段输入信号7SEG-DL5七段码管D段输入信号7SEG-EL4七段码管E段输入信号7SEG-FK4七段码管F

4、段输入信号7SEG-GK5七段码管G段输入信号7SEG-DPH3七段码管dp段输入信号7SEG-SEL0M4七段码管位选输入信号7SEG-SEL1F3七段码管位选输入信号7SEG-SEL2F4七段码管位选输入信号实验源代码：modulesev_seg_led(Clk,Key_n,Sev_Seg_Led_Data_n,del)；inputClk;input[3:0]Key_n;output[6:0]Sev_Seg_Led_Data_n;output[2:01del;*/reg[6:0]Ledl,Led2;reg[31:0]Cout;

5、regClk_En;reg[2:0]i；reg[2:01del;always@(posedgeClk)beginCout<=(Cout==32rd50_000)?32*d0:(Cout+32'dl);Clk_En<=(Cout==32°d50_000)?Tdl:TdO;if(Clk_En)//==0.5sbegini<=i+3*dl;del<=i;endendalways@(Key_n)begincase(Key_n)4'bOOOO:beginLedl<=7'b0111_lll;Led2<=7'b0111_lll;end4*b00

6、01:beginLedl<=7'b0111_lll;Led2<=7'b0000_110;end4'bOOlO:beginLedlv=7'b0111_111;Led2<=7^101l_011;end4*b0011:beginLed1<=7'b0111_111;Led2<=7bl001_lll;end4'b0100:beginLedl7'b0111_111;Led2<=7'bll00_110;end4'bOlOl:beginLedlv=7'b0111_lll;Led2<=7'bll01_101;end4'b0110:beginLedl

7、<=7'b0111_lll;Led2<=7'bllll_101;end4'b0111:beginLedl<=7'b0111_lll;Led2<=7'b0000_l11;end4'bl000:beginLedl<=7'b0111_lll;end4'blOOl:Led2<=7'bllll_lll;beginLedl<=7'b0111_lll;Led2<=7'bll01_lll;end4'bl()10:beginLedl<=7,b0000_110;Led2<=7'b0111_lll;end4'blOll:beginLedl<=7'b00

8、00_U0;Led2<=7fb0000_110;end4'bll()():beginLedl<=7'b0000_110;Led2<=7'bl011_011;end4'bll01:beginLedl<=7'b0000_110;Led2<=7rbl00