veriloghdl电子时钟实验报告

veriloghdl电子时钟实验报告

ID:41852328

大小:438.28 KB

页数:7页

时间:2019-09-03

veriloghdl电子时钟实验报告_第1页
veriloghdl电子时钟实验报告_第2页
veriloghdl电子时钟实验报告_第3页
veriloghdl电子时钟实验报告_第4页
veriloghdl电子时钟实验报告_第5页
资源描述:

《veriloghdl电子时钟实验报告》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、电子时钟:电子时钟的功能:可以显示时间,还可以修改时间。结构图NO.7:此电路适合于设计时钟、定时器、秒表等。因为可利用键8和键5分别控制时钟的清零和设置时间的使能;利用键7、5和1进行时、分、秒的设置。SSSSS0S_1_个译码器译码器译码器泽码器译码盎个泽和)器扬声器QD8QD7PIO47PIO46、D6D5D4D3D2D1IO45IO44IO43IO421041PIO40单脉冲'键6键8键7单脉冲ZZZOD15OdOD16rO'D13C)D12TC)D9D11单脉冲键4进3锂2键1实验电路结构图NO.7£PIO

2、19-PIO16^PIO23-PIO20SPIO27-PIO2485PIO31-PIO28PIO35-PIO32PIO39-PIO36FPGA/CPLD目标芯片PIO47-PIO40PIO7PIO6PIO5PIO4PIO3PIO2PIOO结构图上的信号名3PIOO-7^PIOG233PI024~32PIO32-39^PIO404R对应芯片的引脚号3233-240P13-2221,41,128,132-132137-141,♦158-160^161・16W引脚名称3100-7^LO16・2391024-31^1032-3

3、9^1040-47^附表2-S结构囹N0.7对应管脚图Q实验代码:模块一:时间显示//elk:秒功能的时钟信号,为1H刁的脉冲信号//time_set_en:时间设置使能信号//time_clear(键8):时钟显示的清零//hourh_set,hourl_set,minh_set,minl_set,sech_set,secl_set:设置后的小时、分、秒//hourh,hourl:小时的高低位//minh,minl:分的高低位//sech,seel:秒的高低位//cout:进位输出,即计满24小时,向天产生的进位输出

4、信号moduletime_count(clk,time_set_en,time_clear,hourh_set,hourl_set,minh_set,minl_set,sech_set,secl_set,hourh,hourl,minhjninl,sech,seel);inputelk;inputtime_set_en,lime_clear;input[3:0]hourh_set,hourl_set,minh_set,minl_set,sech_set,secl_set;output[3:0]hourh,hourhmi

5、nh,minhsech,secl;reg[3:0]hourh,hourljninh,minhsech,secl;regcl,c2;〃cl和c2分别为秒向分,分向时的进位always@(posedgetime_set_enorposedgeelkorposedgetime_clear)beginif(time_set_en)//time_set_en:时间设置使能信号beginsech<=sech_set;secl<=secl_set;minh<=minh_set;minl<=minl_set;hourh<=hourh_

6、set;hourl<=hourl_set;endelseif(time_clear)//time_clear(键8):时钟显示的清零beginhourh<=0;hourl<=0;minh<=0;minl<=0;sech<=0;secl<=();endelsebeginif(sec1==9)//sech,seel:秒的高低位设置beginsecl<=0;if(sech==5)beginsech<=0;cl<=l;if(minl==9)//minh,minl:分的高低位设置beginminl<=0;if(minh==5)b

7、eginminh<=0;c2<=1;if((hourh==2)&&(hourl==3))beginhourh<=0;hourl<=0;endif(hourl==9)〃hourh,hourl:小时的高低位设beginhourl<=0;if(hourh==2)hourh<=0;elsehourh<=hourh+l;endelsebeginhourl<=hourl+l;endendelsebeginminh<=minh+l;endendelsebeginminl<=minl+l;c2<=0;endendelsebeginse

8、ch<=sech+l;endendelsebeginsecl<=secl+l;cl<=0;endendendmodule模块二:吋I'可设置//key7:设置数码管8和7//key4:设置数码管5和4//keyl:设置数码管2和1//time_set_en(键5):设置时I'可的使能端//hourh_set,hourl_set,m

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。