机器人视觉系统分析

机器人视觉系统分析

ID:41697163

大小:80.68 KB

页数:5页

时间:2019-08-30

机器人视觉系统分析_第1页
机器人视觉系统分析_第2页
机器人视觉系统分析_第3页
机器人视觉系统分析_第4页
机器人视觉系统分析_第5页
资源描述:

《机器人视觉系统分析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于足球机器人视觉系统分析摘要本文根据最新的CMOS图像采集芯片设计了一种通用的视觉系统模块。系统经过COMS图像传感器,可以将像素阵列与外围支持电路集成在同一块芯片上,是一个完整的图像系统。它不仅能输出彩色图像,也可用作黑白图像传感器。它有对比度、亮度、饱和度、白平衡及自动曝光、同步信号位置及极性输出,帧速率和訓出格式等都可以通过I2C总线进行编程配置片内寄存器控制。而接口程序采用VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)书写

2、。根据公共数据传输的先后顺序,屮央仲裁器先接受图像传感器的总线请求,当图像存储到RAM之中后,中央仲裁器才响应单片机系统的读信号请求。系统采用SH4芯片作为处理器,利用它可以将日立C、C++格式的源程序编译链接为汇编程序或目标机器码。然后采用了人类可以识别的ASCII串口通讯协议从而可以通过上位机方便的和人进行交互通信。当连接到一台计算机上,本模块可通过串口上传整幅原始图像数据,用來进行系统调试或更高级得图像处理。二、设计原理系统原理框图如图1所示B1系统哽件体丟结狗图系统包含5个主要芯片:图像采集芯片0V76

3、20,高速微处理器SH4,大规模可编程阵列FPGA,和串口通讯控制芯片MAX232。FPGA内部编程设立两个双口RAM,产生图像传感器所需的点频,行场同步等信号,以及控制双口RAM的存储时序。SH4负责对OV7620通过I2C进行配置,读取双口RAM的图像数据,进行处理,并通过串口实现图像资料的上传或控制步进电机等其他设备。三、图像采集模块系统模块以CMOS图像传感器OV7620为核心,还包括一个聚光镜头和其他一些辅助元器件比如27MHZ的晶振,电阻电容等。COMS图像传感器是近儿年发展较快的新型图像传感器,由

4、于采用了相同COMS技术,因此可以将像素阵列与外围支持电路集成在同一块芯片上,是一个完整的图像系统(CameraonChip)0本系统采用的是0mmnvision公司推出的一快CMOS彩色图像传感器0V7620,分辨率为640x480。它能工作在逐行扫描方式下,也能工作在隔行扫描方式下。它不仅能输出彩色图像,也可用作黑白图像传感器。这块芯片支持的图像输出格式有很多种:l)YCrCb4:2:216bit/8bit格式;2)ZV端口输出格式;3)RGB原始数据16bit/8bit;4)CCIR601/CCIR656

5、格式。其功能包括有对比度、亮度、饱和度、白平衡及自动曝光、同步信号位置及极性输出,帧速率和输出格式等都可以通过I2C总线进行编程配置片内寄存器控制。聚光镜头选用桑来斯公司生产的DSL103镜头。此镜头体积小,适合嵌入式视觉传感器的应用场合FPGA采用Xilinx公司的xc2sl00,这款芯片内部集成了10000个逻辑门。接口程序釆用VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)书写。为了提高数据的传输速率,在xc2s!00内部分配了

6、2个双口RAM缓冲区,其大小为127KB,每个双口RAM存储1行的图像数据。两组双口RAM进行奇偶行单片机进行切换。当一行存储完毕后,立即向SH4传生一个读取该行数据的屮断的屮请信号。FPGA内部结构如图2所示。图2FPGA内部功能模块图这里主要问题在于FPGA内部的双口RAM读写操作共用同一数据总线和地址总线,当同时进行读写操作的时候就会产生时序问题导致写入或读出的数据错误。在这两个过程中为了防止数据和地址总线冲突,在FPGA内部设计了一个中央总线仲裁器。根据公共数据传输的先后顺序,中央仲裁器先接受图像传感器

7、的总线请求,当图像存储到RAM之中后,中央仲裁器才响应单片机系统的读信号请求。这里给出双口RAM的构造及读写控制程序:Entitydual_port_ramisGeneric(d_width:integer:=2;Mem_depth:integer:=8);Port(clk:inSTD.LOGIC;CS:inSTD.LOGIC;We:inSTD_LOGIC;Indata:inSTD_LOGIC_VECTOR(7downto0);Outdata:outSTD_LOGIC_VECTOR(7downto0);Radd

8、r,waddr:inSTD_LOGIC_VECTOR(1downto0));EndduaLport_ram;Architecturedataofdual_port_ramisTypemem_typeisarray(3downto0)ofSTD_LOGIC_VECTOR(7downto0);Signalmem:mem_type;BeginProcess(clk,we,waddr)Begi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。