基于CPLD的编码器解码接口及其在运动控制卡和伺服驱动器中的应用

《基于CPLD的编码器解码接口及其在运动控制卡和伺服驱动器中的应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于CPLD的编码器解码接口及其在运动控制卡和伺服驱动器中的应用中国自动化网供稿2007-2-1214:17:00【字体：大中小】在数控机床或其他数控设备中，往往都会用到光栅尺或编码器等位置传感部件，用以來测量机械运动部件的实际运动位置及速度信息。那么光栅尺或编码器测量到的数值，就需要专门的接收部件來处理。一般的编码器输出的信号是AB（或ABZ）相正交编码信号，之所以这样编码也是为了将方向信息加入码流，同时也冇利抗干扰等方面的处理。因此在接收这个信号时就需要专门的解码接口电路，将所得的数据也就是实际运动位置/位置信息传递给处理单元，或通过总线

2、（比如PCI）传递给数控设备的中央控制系统中，讣控制系统的软硬件根据测來的实际信息与理想（逻辑）信息进行对比，然后根据比较的误差结果再去调节运动部件的位置和速度，或做其他中断、开关性的输出动作以达到控制机械运动的目的。甚至，通过一套完整的算法来把位置、速度、力矩等信息纳入体系中来，做实时反馈处理，这也就是我们所说的闭环（半闭环）处理，我们常见的算法就是PID（或PI）算法。这样以来，就比较方便于让机械设备在全口动的运行下达到快、准、柔的特性。1用CPLD来实现编码器解码接口及PWM输出功能现在市面上已经有专用的编码器信号/AB相止交编码信号解

3、码接口芯片，主耍是欧美等国家提供的芯片，比如HCTL-2016/HCTL-2020等产甜。但是这些产品性能价格比还是比较差,功能不够丰富，使用起來也不灵活方便，很难适介广人客户的需求。而用中规模的CPLD來完成AB相正交编码信号解码功能的设计，就成了一个选择，加之CPLD的可幫性，及口益走好的性价比趋势，这种方案其至成为了唯一的最优选择。一般情况,Altera/Lattice/Xilinx的市面主流的CPLD都可以满足设计的需求,逻辑在中等规模，约500-1000宏单元，就可以完成1-4通道解码AB相止交编码信号解码功能，并且可以外加1-4通

4、道的PWM发牛:，以及多路数字量I/O的扩展功能。或者完成1-4轴AB相解码外加可编程脉冲发生功能。而耍充分利用CPLD的资源，并口•达到一个高性能、高可靠性的设计，是需要足够的技术力量保障的，这样才会有高性加比的产品出现。深圳市斯迈辿科技发展冇限公司正式这样的公司，专业从事运动控制SOPC（即CPLD、FPGA）的芯片级技术方案和平台级技术方案开发，并向市场推出多款运动控制SOPC芯片产品。其屮SM2100系列就是1-4路的ABZ相编码器信号的解码及PWM输出功能SOPC产品。以下是2100系列的功能介绍1.1SM2100特点简介SM210

5、0提供了1・4通道的ABZ相解码、4倍频、16位的编码器计数范围和16位的PWM脉冲发牛的功能。同时在芯片内部附加了8路通用输入和8路通用输出。由于芯片是SOPC技术方案，因此还町以根据客户的具体需求做定向化的设计。图1是其功能框图。下面是其性能指标：输入时钟CLK频率最高到80MH乙标准输入频率40MHz：PWM的占空比调节范围0〜4095,频率调节范围150Hz〜150KHz；16位编码器计数器,可达计数范围为:1-65535；AB相输入可4倍频，AB相输入内接3阶数字低通滤器，滤波带宽4级可调。图1：SM2100功能框图1.1SM210

6、0的设计应用说明SM2100是一•个SOPC方案，它的应用特点如同常见的ASIC-样方便，通过8位CPU接口与主控器件接口，通过内部寄存器來设置其工作状态及功能。其屮CPU接口非常简单：8根双向数据总线：DO〜7；7根地址总线：A0〜6；1根片选线：CS_n；1根读允许线：RD_n；1根写允许线：WRn0也可以根据用户需耍，捉供16位总线接口。除了数据总线增加到16根外，其它信号与8位总线接口相同。下面是主要的功能设置寄存器介绍。通过这些寄存器的描述，应用工程师们可以一II然地看清了SM2100的具体功能及如何使用。寄存器用途CNTnL第n道

7、编码器计数器的低位字节n=(l,4)以下同CNTnH第n道编码器计数器的高位字节CNTn一CLR清零，第n道编码器计数器CNTOJDXLCNTOJDXH第n道编码器计数器的索引计数器,它保存Z相信号上升沿时的编码器计数器的值MODE设苴各通道数字滤波器的带宽STATUS表不自从上次读状态寄存器之后各通道的索引寄存器是否已更新的标志PWM_TLPWMTH设苴PWM输出脉冲的周期PWMEN设苴PWM输出使能PWM_W0LPWMW0H设苴第n道PWM输出脉冲的宽度GPI通用输入寄存器GPO通用输出寄存器1.1SM2100的主要功能原理及应用介绍A、

8、编码器解码计数功能下图2是解码计数部分的原理:图2：解码计数部分的原理PHA

9、PHBI_UpCountPHA

10、LPHB

11、

12、DownCountiri_

13、_1L1SM2