数字逻辑设计报告--多功能电子钟的设计

《数字逻辑设计报告--多功能电子钟的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、设计报告数字逻辑设计报告题日：多功能电子钟的设计摘要：设计的电子钟可以实现一天的计时，显示时分秒（以24小时为一个计时周期），并且具有调吋功能。在完成的基础上，加了整点报吋功能和闹叫功能。设计中主要包括脉冲的发生，计时，对数码管的驱动显示，调时开关的设计和用数值比较器设计成的定时闹叫。其中主要涉及到60进制，24进制的设计，555触发器和数值比较器的应用。关键词：计数校时闹叫整点报时1.设计任务和要求31.1设计任务31.2设计要求32•系统设计32.1系统耍求32.2方案设计32.3系统工作原理43.单元电路设计53.1秒脉冲发生器53

2、.1.1电路结构工作原理53.1.2电路仿真53.1.3元器件选择与参数确定53.2六十进制加法计数器53.2.1屯路结构工作原理53.2.2电路仿真53.2.3元器件选择与参数确定53.3二十四进制加法计数器53.3.1电路结构工作原理53.3.2电路仿真53.3.3元器件选择与参数确定53.4译码驱动与显示电路63.4.1电路结构工作原理63.4.2电路仿真63.4.3元器件选择与参数确定63.5时间校准63.5.1电路结构工作原理63.5.2电路仿真63.5.3元器件选择与参数确定63.6闹钟与整点报时电路63.6.1电路结构工作原

3、理63.6.2电路仿真63.6.3元器件选择与参数确定63.系统仿真74.电路安装、调试与测试75.1电路安装75.2电路调试75.3系统功能及性能测试75.3.1测试方法设计75.3.2测试结构及分析85.结论86.参考文献87.总结、体会和建议9附录9设计任务和要求：1.用六位数码管显示时，分，秒，在分和秒之间显示并以1Hz的速度闪烁，以24小时为一个记时周期。2.能够在任何时刻对电子钊进行时间校正。3.可以进行闹钟设置，在闹钟时刻能驱动小型扬声器发声，并且能手动切除闹叫。4.整点时刻能够通过扬声器给出提示。5.按照上面的要求设计电路

4、并在mutisim±进行仿真，然后计算参数，安装，调试电路，完成设计报告。系统设计：设计原理图：数码管显示时计时

5、译码并驱动共阳极八段数码管显示当前的计数•第三步得安插一个开关，使得可以对时间的显示进行调节，采用与非门进行时间调节和计数功能互不影响。最后一步是整点闹叫和闹钟响铃，使用555触发器构成的单稳态触发器来延长整点闹叫的时间，避免只响0.5s,会不易发觉。闹钟设计上通过两片八位拨码开关进行小时与分钟的闹钟时间设计，通过数值比较器使得当前时间与闹钟时间相等时，输出高电平来驱动扬声器工作。上面这些过程实现了设计所要求的全部内容。单元电路设计：(-)计时电路单元设计秒与分的60进制计时设计如图所示:•11••••波形显示为60和24为一周期,说明设

6、计正确。(-)校时开关电路单元设计60进制与24进制的设计均用74LS160与74LS161两个芯片组成，其用到的原理就是异步清零。用与非门完成。其仿真波形以基本获得高低电平的电路来实现对进位信号的控制，人为的利用开关产生脉冲信号触发CLOCK端，使其计数，达到校时的冃的。(三)lHz脉冲电路单元设计使用555触发器外接47k电阻与10微发电容，构成了产生1Hz脉冲的多谐振荡器•此信号作为整个电路的基本元素，都是对此信号进行处理，达到应有功能。面包板上搭建检验合格。（四）译码及数码管显示电路单元设计译码器选择74LS47（BCD-7段数码

7、管译码器驱动器）,将由74LS160或74LS161计数产生的四位输出二进制码进行译码，驱动共阳数码管U11:7U7N4-1vcc1显示当前数字。vccXI*2.$V]ISVU1I8U74価1KZueiI?447NJITEj-R4VA-tVWVWVWU487U7H♦・At

8、比较器的比较端，将时，分信号也加入到比较端进行两者比较，相等时输出高电平驱动扬声器响铃。系统仿真：将以上五个模块进行组合，组成完整系统，在mutisim屮进行仿真,发现秒，分，时计数，进位正常