欢迎来到天天文库
浏览记录
ID:41685437
大小:100.27 KB
页数:2页
时间:2019-08-30
《数字电子技术基础(哈尔滨工程大学)总结1234》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、第1章一码两制L数制rt十进制按位权展开(3C.A)
2、6=3xl6i+12xl6°+10xl6T数制转换J十T/?进制整数除、小数乘R_J自然二进制码T0…000,0…001,,,1---1112•码制/自然二进制码循环码(格雷码):码间距是1,相邻两代码只有1位不同8421(5421,2421,・••)〜有权码=()8421=()循环码=()16(36.625)[0=()”=()2(10110)补码=()原码二()103•补码,余3码(8421+3)余3循环码用4位码表示0〜9十个数无权码有符号数的表示爲数:原、反、补相同补码——按位取反末位加
3、I第2章逻辑代数一一数学基础1•三个基本运算:与、或、非1+1+1=11・1=12.三个基本公式:=+A+A'B=A+B+A=?A+A=?AB+A/C+BC=AB+A/C3.三个基本定理:[代入:T等式成立,变量可用函数代替<反演:(全变:0ol,E+,原o反)用于求反函数YtY'对偶:(0^1,4+)两式相等其对偶式也相等,用于公式证明4.二个标准形式:5.二个化简方式:标准与或式:最小相之和标准或与式:最大项之积“"如果则“刖厂=nw,公式法:按步骤得分,忌一步出结果*K-map:(含无关项)(填1填0填X画圈)一个不能少6.六种逻辑函数表
4、示方法:HDLV►函数式v►真值表vA时序(波形)图I*$逻辑(电路)图K・map(10010101)8421BCD=()10=()余3码(12)io=()格雷码1.F=A(B+C)+CD,(用反演定理)Ff=()2.常用的逻辑函数表示方法有:(),(),(),(),()和硕件描述语言等。3.将2011个“1”异或起來得到的结果是()。4.若尸(4,30=工加(1,2,5)则其反函数=)1.若AB^A/B=C,贝AC,+A/C=()。A.A;B.B;C.C:D.1;E.以上都不对。2.十进制的(一7)用二进制补码表示为()。A.0111;B.10
5、00;C.1001;D.1111E.0000o3.要使“或非”运算的结果是逻辑1,则其输入为()。A.全部输入是1;B.任一输入是1;C.任一输入是0;D.仅一输入是1;E.全部输入是0。第3章二个工艺门「正逻辑l负逻辑«输入噪声容限扇出系数「OCH/TTLITS门厂OD门、CMOS[丁6门线与三态门,高阻态:总线,双向传输同OC门传输门,双向,模拟开关VccVIL-悬空TTLY1VIHTTLY2EN51kQ/51QR<700QR<35kQR>2k—>VR>35k—>VILV7/=叫?〃(min)—%〃(min)max)a滋、y贽jW////,
6、0"■>CMOSCMOSY4VILyJ100Q笫4章组合逻辑1•译码器:扩展:2-4线T3-8线t…输入变屋接地址端,多余变呈找数据端3•加法器:T4.25加减可控;T4.26余3—>8421;T4.27大于9加6(实验);2个半加器构成全加
7、器74283半加器:Si=AjB?+AiBl=4㊉BiCO=AiBi全加器:㊉目㊉Gco=Aq+(A+q)ci余3码入S3S?$iSoC3A3A?AiAoC(“BjB?B
8、B()■-!wnuB22021"sDDDDsDDD4•编码器:扩展T4.8741475•比较器:基本应用,扩展:T4.28,T4.2974856.竞争冒险:(概念)2个变量同时向相反方向跳变一一竞争由于竞争,可能产牛►尖峰脉冲VccI被加数/被减数加数/减数加减控制lillMUXEr心?3D?DciLy1图3・3.14Y
此文档下载收益归作者所有