资源描述：
《ar~+背面轰击对肖特基势垒特性的影响》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第19卷第11期 半 导 体 学 报 Vol.19,No.111998年11月 CHINESEJOURNALOFSEMICONDUCTORSNov.,1998+Ar背面轰击对肖特基势垒特性的影响李观启 曾勇彪 王剑飞 黄美浅 曾绍鸿(华南理工大学应用物理系 广州 510641)摘要 用低能量氩离子束轰击肖特基势垒二极管芯片背面,能有效减小反向电流和理想因子,增高势垒高度和减小势垒电容.对于较大的轰击能量和束流密度,特性改善的效果较显著.但过长的轰击时间会使改善的程度减小,甚至可能使特性变坏.实验证明,
2、势垒特性的改善与界面态和固定电荷密度的减小有关.文中利用应力补偿机理对结果进行分析.PACC:7330,7340,8160,78501 引言众所周知,肖特基二级管的特性与势垒高度和理想因子有关,即由于界面状态的影[1,2][3～5]响,界面态密度不仅与悬挂键有关,而且与缺陷和金属原子的沾污有关.因此可用吸除技术来减小界面态密度,以改善器件性能.业已证明,利用高能量(>10keV)离子注入及[6～9]高温(>800℃)和长时间(>1h)后退火技术,能有效地吸除硅中的金属原子和缺陷.然而,该技术不能用于吸除上部铝电极制造过程中引入的金属原
3、子和缺陷.实验证明,用低能[10,11]量氩离子束轰击器件背面,能有效改善双极晶体管和MOS场效应晶体管特性.本文研究轰击能量、时间和束流密度对肖特基势垒特性的影响,并对结果进行分析.2 实验程序+利用电阻率为0.5～0.88·cm的nön型(111)硅外延片和常规平面工艺制成肖特基二极管和MOS电容器芯片.MOS电容器的氧化层厚度为50nm,其余氧化层的厚度约为-22500nm,上部铝电极的面积为2.83×10cm.将芯片置于离子束镀膜机中,在1.33mPa的2真空度和室温下,用能量为350和550eV和束流密度为0.3和0.5mA
4、öcm的氩离子束轰李观启 男,1940年出生,教授,从事微电子学方面的教学和研究曾勇彪 男,1944年出生,讲师,从事微电子学方面的研究王剑飞 男,1967年出生,工程师,从事微电子学方面的研究1997209227收到,1998204222定稿862 半 导 体 学 报 19卷击芯片背面,轰击时间为5～60min.最后芯片背面蒸铝,并在450℃下用氮气保护退火20min.用常规法测量势垒的正、反向I2V特性,用高频C2V特性仪测量势垒的电容特性,用高频和准静态C2V法测定固定电荷密度和界面态态度.3 实验结
5、果轰击时间对器件正、反向I2V特性的影响分别在图1和图2中给出.随着轰击时间的增加,正向电阻和反向电流显著减小.对于轰击30min的样品,反向电流减小约一个数量级.2此外还发现,采用较大轰击能量(550eV)和束流密度(0.5mAöcm)的效果较好,且轰击时间超过30min后特性开始变差.图1 正向I2V特性 图2 反向I2V特性[1]肖特基势垒的电流密度可表示为J=Jsexp(qVönkT)(1)32Js=ATexp(-q5bökT)(2)3式中 V为外加电压;q为电子电荷;k为玻尔兹曼常数;T为绝对温度;n为理想因子;
6、A为有效理查森常数;5b为势垒高度.根据式(1)和(2),利用最小二乘法拟合图1的数据,可求得n和5b,分别在表1中给出.结果表明,在30min的轰击时间内,n减小而5b增大.随着轰击时间的增加,特性的改善程度减弱,甚至呈现变坏趋势.2)表1 理想因子n和势垒高度5b随轰击时间t的变化(550eV,0.5mAöcmtömin051020304560n1.401.231.141.101.081.101.125böV0.6380.6600.6720.6800.6820.6790.675[1]图3给出肖特基势垒电容C随反向偏压V的变化.利用
7、如下关系式和最小二乘法可.+11期 李观启等:Ar背面轰击对肖特基势垒特性的影响 863确定耗尽区的内建电势Vbi、掺杂浓度ND和势垒[1]高度5b为-22C=2(Vbi-V-kTöq)ö(SEsqND)(3)q5b≈qVbi+Egö2-kTln(NDöni)(4)式中 S为二极管面积;Es为硅的介电常数;Eg为禁带宽度;ni为本征浓度.结果表明,ND的值153基本不变(约为7.99×10cm).Vbi、5b、固定电荷密度Qf和界面态密度Dit的值在表2中给出.显然5b值与从I2V特性确定的值基本一致,而Q
8、f和Dit随轰击时间的变化与n和5b的变化规律相似.-2图3C随电压的变化表2 内建电势Vbi、势垒高度5b、固定电荷密度Qf和界面态密度Dit随轰击时间t的变化tömin051020304560VbiöV0.4150.
