资源描述：
《计算机组成原理设计题2》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、一.用64KX16位/片的SRAM存储器芯片设计一个总容量为256KX32位存储器，CPU地址总线为A19〜A0(低位)，双向数据总线D31〜DO(低位)，读写控制信号为,芯片的片选控制信号为。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。【分析】用64KX16位/片的RAM存储芯片构成一个256KX32位的存储器，所需的芯片数量为：(256KX32)/(64Kx16)=8片，每两片作为一组共4组，每组内釆用位扩展法组成一个64Kx32的模块，4个64KX32的模块按字扩展法构成256KX32位的存储器。此存储器的容量为256K,需18位地址(218
2、=256K),选用A17-A0作为地址线，A18,A19不用，各芯片的容量均为64K,需16位地址，用A15-A0向每个芯片提供地址，AI6,A17通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00,01、10,11,作为所有芯片的读写控制信号，D31-D0为32条数据线。【答案】需的芯片数量为：(256Kx32)/(64Kx⑹丸片，用A15-A0向每个芯片提供地址，A16,A17用于片选。D$hl6D154——•.（10分）设一个按位编制的虚拟存储器，它可以满足1K个任务的需要，但在一段较
3、长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为2加位，设快表用按地址访问的存储器构成，行数为22,快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构，内容包括：1.画出其虚实地址经快表变换的逻辑示意图；2.相连存储器组屮每个寄存器的相连比较位数；3.散列变换硬件的输入位数和输出位数；4.每个相等比较器的位数；5.快表的总位数。【分析与
4、解答】本题主要考查CACHE的组织以及CACHE块与主存存储块的对应关系。难度并不大。（1）虚拟地址--般分为3个字段，最左边的字段是虚拟页号，中间字段是高速缓存块号，最右边的字段是块内字地址。本题屮的存储器按位编址，所以对本题来说最右边的是位地±
5、
6、：0逻辑示意图如图所示：10r■■ImrviI位ifc址丨盘拟地址位地址盘拟地址j郴取比牧g1•3爪内7地址爪内7地址I01I—I10曲列iVr
7、该是10位。（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以输出为5位。（4）相等比较器比较的内容是当前地址与快表表项中虚拟页号与任务ID的和，所以每个相等比较器位数为14位。（5）因为快表表项有两个相同项，所以快表中每行为2X（14+8）=44位，共22行，所以总行数位44X22=968位.二.（11分）CPU的地址总线16根（Ai5—A。,A。是低位）,双向数据总线16根（DyDo），控制总线中与主存有关的信号有莎而（允许访存，低
8、电平有效），R/可（高电平读命令,低电平写命令）。主存地址空间分配如下：0-8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片：EPROM:8Kxl6位（控制端仅有CS）,16位X8位SRAM:16Kxl位，2Kx8位,4Kxl6位，8Kxl6位请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。解：主存地址分布及芯片连接图如图A6.3字示:°8K（EPROM）根据给定条件，选用32K（S
9、RAM）20K（空）8191EPROM:8KX16位芯片1片8192SRAM:8KX16位芯片4片409604KX16位芯片1片3:8译码器1片，与非门和反向器6142965535A12-A0进行片内译码A15-A13进行片外译码（8组）CPU四.（10分）某机字长32位，常规设计的存储空间W32M,若将存储空间扩至256M,请提种可能的方案。解：可采用多体交叉的存収方案，即将主存分成8个相互独立，容量相同的模块Mo,Mj,M2,……，⑷,每个模块32Mx32位。它们各自具备一套地址寄存器，数据缓冲器，各自以等同的方式与CPU传递信息，其组成结构如图A&2,CP
10、U访问8个存储模块，可采
