6组合逻辑电路设计

《6组合逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验六组合逻辑电路设计一、实验目的1.理解组合逻辑电路的特点和一般分析方法。2.掌握组合逻辑电路的一般设计方法。3.会灵活运用译码器、数据选择器进行电路设计。4.通过实验，论证所设计的组合逻辑电路的正确性。二、实验仪器与器材1•数字电路实验装置2•万用表3.芯片74LS00、74LS138、74LS151等。三、预习要求1•预习组合电路设计及应用等有关内容2.完成本实验中要求的设计任务，画出电路图。四、实验原理1、组合逻辑电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。

2、通常使用中、小规模集成电路来设计组合最常见的逻辑电路电路。2、组合逻辑电路设计步骤在实际运用中，常常需耍将一些基本的门电路按一定的方式组合在一起，来实现某一电路的逻辑功能，即组合逻辑电路的设计。组合逻辑电路设计的一般步骤：①根据设计任务列出真值表；②根据真值表写出逻辑表达式；③对逻辑表达式进行化简或变换；④根据所用逻辑门的类型将化简后的逻辑表达式整理成符合耍求的形式；⑤根据整理后的逻辑表达式虺出逻辑图；⑥根据逻辑图装接实验电路，验证其逻辑功能是否符合设计耍求。五、实验内容与步骤设计任务如下（要求：列出真值表

3、，写出逻辑表达式；画出逻辑图;连接电路，进行实验，列出真值表记录实验结果。）：设计任务1（必做）、设计一个三线排队组合逻辑电路，其功能是输入信号A.B、C通过排队后分别由久绻、7输出，且在同一时刻只能有一个信号通过，如果同时有两个或两个以上的信号出现，则输入信号按A、B、C的顺序优先通过。要求用与门和非门实现。设计任务2（必做）、用译码器74LS138构成奇偶校验器（当有奇数个“1”出现时输出为0,当有偶数个“1”出现时输出为1.）设计任务3（必做）、试用八选一数据选择器（74LS151）实现三人多数表决的

4、逻辑功能。设计任务4（选做）、用74LS138译码器附加门电路实现一位全加器.设计任务5（选做）、某汽车驾驶员培训班进行结业考试。有三名评判员，其中A为主评判员，B、C为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试用与非门构成逻辑电路实现评判的规定。设计任务6（选做）、试用74LS151设计一个四变量的奇校验电路，即当输入奇数个1时，输出为1,否则输出为0。设计任务7（选做）、设计一个能判断一位二进制数A与B人小的比较电路。画出逻辑图，用K、均、岭分别表示三种状态,即X（A>B）,Y

5、2（A

6、低电平有效，而是高电平有效，实现全加器应如何设计？画岀相应的逻辑电路。（3）用74LS151数据选择器实现组合逻辑电路时，它的使能端G应如何处理，悬空可以吗？附图：74LS1074LS08引-L&J-A^cc1CY3C3B3A3Y向冋冋而冋回[T]74LS2074LS04%646KSASY4A4KWwwb