资源描述：
《组合逻辑电路设计案例》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、12•18出处:4」.l例4・1知识点:注意代入语句使用时与实际电路工作情况保持一致，延时是必须要考虑的因素。目录简单门电路1三态门及总线缓冲器3转换器6并置运算器8奇偶校验器9加法器11选择器编译码器二输入与门★程序1：ENTITYand2ISPORT(a,b:INBIT;c:OUTBIT);ENDENTITYand2;ARCHITECTUREand2_behavOFand2ISBEGINc<=aANDbAFTER5ns;ENDARCHITECTUREand2_behav;★程序2：ENTITYand2ISGENERIC(rise,fal
2、l:TIME);PORT(a,b:INBIT;出处:4」.4例4・4c:OUTBIT)ENDENTITYand2;ARCHITECTUREbehavOFand2ISSIGNALinternakBIT;BEGIN知识点:GENERIC语句常用于不同层次之间点的信息传递，该例中使用GENERIC语句分别对信号的上升时间和下降时间进行了定义。internal<=aANDb;c<=internalAFTER(rise)WHENinterna^11'ELSEinternalAFTER(fall);ENDARCHITECTUREbehav;★程序3：L
3、IBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYnand2ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDENTITYnand2;ARCHITECTUREnand2_2OFnand2ISBEGIN11PROCESS(a,b)ISVARIABLEcomb:STD_LOGIC_VECTOR(1DOWNTO0);BEGINcomb:=a&b;CASEcombISWHEN”00“=>y<=T;WHEN”01”=>yv=T；WHEN,,10,,=>y<=,l,;WHENnir
4、,=>y<='0,;WHENOTHERS=>yv二X;ENDCASE;ENDPROCESStl;ENDARCHITECTUREnand2_2;出处:7.1.1例7・2知识点:采用RTL方式描述构造体，使用CASE语句实现器件的逻辑功能。三态门电路dindouten数据输入控制输入数据输出dinendoutX0Z010111LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYtri_gateIS出处:7」.4例7-15知识点:利用IF语句的多选择分支功能描述三态门，注意输入、输出间的控制关系。PORT(d
5、in,en:INSTD_LOGIC;dout:OUTSTD_LOGIC);ENDENTITYtri_gate;ARCHITECTUREzasOFtri_gateISBEGINtri_gatel:PROCESS(din,en)ISBEGINIF(en=T)THENdout<=din;ELSEdoutv二Z;ENDIF;ENDPROCESS;ENDARCHITECTUREzas;★程序2：出处:7.1.4例7-16知识点:使用卫式BLOCK结构描述，注意条件的设立。ARCHITECTUREblkOFtri_gateISBEGINtri_gate
6、2:BLOCK(en=r)BEGINdout<=GUARDEDdin;ENDBLOCK;ENDARCHITECTUREblk;八位单向总线缓冲器en__endin(O)din(l)din(2)din(3)din(4)din(5)din(6)din(7)8位单向总线缓冲器dout(O)dout(1)dout(2)dout(3)dout(4)dout(5)dout(6)dout(7)★程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYtri_buf8ISPORT(din:INSTD_LOGIC_VEC
7、TOR(7DOWNTO0);dout:OUTSTD_LOGIC_VECTOR(7DOWNTO0);en:INSTD.LOGIC);ENDENTITYtri_buf8;ARCHITECTUREzasOFtri_buf8ISBEGINtri_buff:PROCESS(en,din)ISBEGINIF(en二T)THENdout<=din;ELSEdoutv=”ZZZZZZZZ”；ENDIFENDPROCESS;ENDARCHITECTUREzas;双向总线缓冲器-rvdren出处:7」.4例7-15知识点:采用进程结构，使用IF语句描述器件逻辑
8、功能。★程序1:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYtri_bigateISPORT(a,b:INOUTSTD_LOGIC_
