4位二进制加法器课程设计解析

4位二进制加法器课程设计解析

ID:41458919

大小:2.24 MB

页数:19页

时间:2019-08-25

4位二进制加法器课程设计解析_第1页
4位二进制加法器课程设计解析_第2页
4位二进制加法器课程设计解析_第3页
4位二进制加法器课程设计解析_第4页
4位二进制加法器课程设计解析_第5页
资源描述:

《4位二进制加法器课程设计解析》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、.长安大学电工与电子技术课程设计题目:4位二进制加法器学院:汽车学院专业:汽车运用工程班级:姓名:学号:指导老师:李三财..目录一、课题名称与技术要求···························二、摘要·········································三、总体设计方案论证及选择·······················1、方案论证与选择······························2、加法器的选取································3、译码器的选取·····················

2、···········4、数码管的选取..································一、设计方案的原理框图、总体电路原理图及说明·····1、原理框图····································2、总体电路原理图······························3、说明········································二、单元电路设计、主要元器件选择及电路参数计算···1、单元电路设计································2、主要元器件选择···········

3、···················三、收获与体会及存在的问题·······················..一、参考文献·····································二、附件·········································一、课题名称及技术要求1、课题名称:四位二进制加法器2、技术要求:a、四位二进制加数与被加数输入b、二位数码管显示二、摘要本加法器要实现能够输入加数和被加数,并且还能够将最终结果用二位数码管显示出来的功能。由于输入的加数和被加数是四位二进制数,所以我们通过控制8个开关A3、A2、A1、A0和

4、B3、B2、B1、B0的“闭合”与“断开”来实现输入“1”和“0”,将8个开关所输入的信号输入到“超前进位集成4位二进制加法器74LS283”,然后将加法器的5个输出端接到译码器Ⅰ..,这个译码器加法器所得的和数译码成十进制的十位数和个位数,并将两个数位上的数分别以4为二进制码X3、X2、X1、X0和Y3、Y2、Y1、Y0输出,最后分别将十位、个位的二进制码输入到两个“74LS247型七段译码器”,译码器与BS204数码管相连,数码管便将两个加数的和以二位十进制数显示在数码管上了。三、总体设计方案论证及选择1、方案论证与选择方案一:加数与被加数的输入,通过键盘直接输入两个二位

5、十进制数,然后通过译码器将它们翻译成两个四位二进制数,然后通过并行加法器进行加法运算,将所得和通过译码器翻译后,再将翻译结果输入到七段数码管,最终将计算结果以二位十进制数形式显示在七段数码管上。方案二:加数与被加数的输入,通过八个开关的“闭合”与“断开”分别表示“0”和“1”,来输入两个四位二进制数,然后通过并行加法器进行加法运算,将所得的和,通过五个发光二级管的“亮”与“灭”分别表示“1”“0”,表示成一个五位二进制数。方案三:加数与被加数的输入,通过八个开关的“闭合”与“断开”分别表示“0”和“1”,来输入两个四位二进制数,然后经过并行加法器进行加法运算,然后通过译码器翻

6、译后,再讲翻译结果输入到七段数码管,最终将计算结果以二位十进制数形式显示在七段数码管上。方案比较:方案一,看起来很“高大上”..,但是第一步的键盘输入及译码功能电路很复杂,难以实现。因此舍弃此方案方案二,第一眼看上去,感觉方案很古老,输入用8个开关,而输出用5个灯表示,虽然简单,但是不符合课题中“二位数码管显示”这一技术要求。因此舍弃此方案。方案三,输入方式很土,但是操作很简单,同时也能达到用二位数码管显示的要求。因此,选择此方案最恰当。2、加法器的论证与选择a、串行加法器可用课本P267例20.7.1所给的电路设计,用四个1位全加器组成一个能够实现两个4位二进制数的运算的加

7、法器,这样串行进位全加器,任意1位的运算都必须等到低位加法完成送来进位是才能进行,缺点是运算速度很慢,优点是电路比较简单。b、并行加法器可直接用集成元件超前进位集成4位二进制加法器74LS283,这种全加器,工作时,各位同时进行运算,进位数直接根据各位的加数确定了,不需要等到低位运算结束就可得到进位数,缺点是电路设计比较复杂,优点是运算速度更快。选择:由于并行加法器已经有现成的集成元件,为了电路设计简单,也考虑到常用的元件,我们选择超前进位集成4位二进制加法器74LS283。..3、译码器Ⅱ的论证与选择

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。