微机原理周荷琴版第五章

《微机原理周荷琴版第五章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章存储器系统存储器的分类存储器的工作原理存储器的扩展新型存储器技术§5-1存储器的基本概念一、存储器的分类1、按存储介质分类半导体存储器、磁表面存储器、光表面存储器2、按存储器的读写功能分类只读存储器（ROM）、随机存储器(RAM）3、按信息的可保存性分类非永久性记忆的存储器、永久性记忆的存储器4、按在微机系统中的作用分类主存储器、辅助存储器、高速缓冲存储器半导体存储器的分类（主存储器）半导体存储器EEPROMEPROMPROM掩膜式ROM动态RAMDRAM静态RAMSRAM可读写存储器RAM只读存储器ROMV

2、olatilememoryNon-Volatilememory二、存储器的基本性能指标1、存储容量（1）存储容量=存储器单元数×每单元二进制位数（2）换算关系：1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB2、存取速度（1）存取时间：启动一次存储器操作到完成该操作所经历的时间。时间越小，存储速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。（2）存取周期：连续两次独立的存储器操作所需要的最短的时间。一般情况下，存取周期

3、略大于存取时间。3、功耗：存储器耗电的多少，同时反映了其发热的程度。4、可靠性：用平均故障间隔时间MTBF（MeanTimeBetweenFailures）来衡量。MTBF越长，可靠性越高。5、性价比：衡量存储器经济性能好坏的综合指标。三、存储系统的层次结构1、存储系统的层次结构是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中2、常用的存储系统的层次结构主要由高速缓冲存储器Cache、主存储器和辅助存储

4、器组成，如图所示3、解决CPU与主存储器速度差所采取的措施（1）CPU内部设置多个通用寄存器（2）采用多存储模块交叉存取（3）采用高速缓冲存储器（Cache）将当前使用频率较高的程序和数据通过一定的替换机制从主存调入到CACHE中，CPU在取指令或读取操作数时，同时对CACHE和主存进行访问，如果CACHE命中，则终止对主存的访问，直接从CACHE中将指令或数据送到CPU处理。由于CACHE的速度比主存快得多，因此，CACHE的使用大大提高了CPU读取指令或数据的速度。所有这一切都是由操作系统完成的。§5-2随机存

5、储器RAM一、静态随机存储器（SRAM）1、基本存储电器T1、T2：工作管T3、T4：负载管T5、T6：控制管六管静态RAM的工作原理特点：速度快，只要电源存在内容就不会丢失。由于基本存储电路由六个MOS管组成，集成度较低。由于T1、T2中必有一个管子导通，功耗较大。应用：高速缓冲存储器（Cachememory）用它组成。简单的计算机应用系统用SRAM作存储器。电路结构简单。2、SRAM的组成（1）存储体：由大量的基本存储电路所组成。每个基本存储电路存放一位二进制信息，这些基本存储电路的规则地组织起来（一般为矩阵结

6、构）就构成了存储体（存储矩阵）。存储单元：由N个基本存储电路构成。一次可并行存取N位二进制代码。存储单元地址：为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。存储容量：存储单元数×并行存取位数，即2n×N。如1K×4位、2K×8位。（2）地址译码电电路对CPU从地址总线发送来的N位地址信号进行译码，可以惟一地选中片内某一存储单元。①单译码方式：只用一个译码电路对所有的地址信号进行译码，译码输出的选择线直接选中对应的单元。如1K×4位的存储器，用10选1译码（很难实现），

7、1024条线②双译码方式：行和列译码10条地址线：行5条，列5条译码后分别为32条线。即利用64条线就可访问1024个单元。（3）读写控制电路接收CPU发来的相关控制信号，以控制数据的输入/输出。三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。主要有R/W、/CS等信号。双译码存储器电路3、SRAM的实例典型的静态RAM芯片有6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。CMOSRAM芯片6264（8KB）：主

8、要引脚功能工作时序与系统的连接使用6264芯片的主要引线地址线：A0～A12数据线：D0～D7输出允许信号：OE写允许信号：WE选片信号：CE1、CE26264芯片与系统的连接D0~D7A0A12•••WEOECE1CE2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7二、动态RAM（DRAM）1、动态RAM存储电路2、动态RAM的刷新为保持电