电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展

《电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验报告课程名称：集成电路原理实验名称：集成电路版图识别与提取小组成员：实验地点：科技实验大楼606实验时间：2017年5月22日2017年5月22日微电子与固体电子学院MICS@UESTC实验报告–集成电路版图识别与提取一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，实验流程如下：电路拓扑提取版图中元器件识别总体布局布线观察打印输出电路功能分析复查，仿真验证四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设

2、计》课程设置及其特点而设置，为IC设计性实验。其目的在于：·了解对塑封、陶瓷封装等不同封装形式的芯片解剖的方法及注意事项。·学习并掌握集成电路版图的图形识别、电路拓扑结构提取。·能对提取得到的电路进行功能分析、确定，并可运用PSPICE等ICCAD工具展开模拟仿真。五、实验内容1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。3、根据以上的判别依据，提取芯片上

3、图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio或Cadence等软件对电路进行复原。MICS@UESTC4实验报告–集成电路版图识别与提取六、实验仪器设备（1）工作站或微机终端1台（2）芯片显微图片1张（3）版图编辑软件1套七、实验步骤实验所要提取的电路显微图片如图1所示。图11、观察芯片布局明确VDD、GND、Vin1、Vin2、Vout、Test的压焊点。2、根据VDD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。3、

4、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”MICS@UESTC4实验报告–集成电路版图识别与提取出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。4、因已确定为P阱工艺，则阱和保护环内的器件为NMOS管，由图1可见，两输入管共源，且源与P阱相接，并

5、与另一个N管的漏相接，该N管的源极与GND相接，意味着阱电位是浮动的，这是为了消除输入管衬底偏置效应采取的措施。两输入管的漏极分别与另外两个P管的漏相接，这两个P管的源和衬底相连并与正电源连接，且其中一个P管的栅源短接，说明这两个P管构成了电流镜。5、图1红线左边剩余电路分析得知是一个偏置电路和多级电流镜结构。红线右边分析得出是带有偏置的具有高度对称的AB类输出级结构。6、结合差分运放和输出级等各个基本电路结构的知识点，对电路结构进行逻辑上的排查，修正。7、在版图编辑软件Cadence上完成电路

6、图。八、实验数据及结果分析对实验所提取的电路认真分析，最终所得的电路图如图2所示。图22、可见，实验图片为一个采用CMOSP阱工艺制造的放大器电路，该电路为典型的差分放大输入级。由电路图可以看出，器件连接方式正确，逻辑上MICS@UESTC4实验报告–集成电路版图识别与提取能完成确定的功能，说明提取结果是正确的。3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图设计思路、结构，建立自己的版图库；另一方面通过分析、优化已有版

7、图可将原有芯片的性能加以改进提高。目前逆向设计在通用类IC和某些低端产品的研发方面尚具有十分重要的意义。九、实验心得与体会在这次实验中，通过版图中元件的识别与适当的猜测，然后结合自己所学知识，还原相应电路；同时也提高了自己在绘制版图时的布局能力，为实验三“模拟集成电路版图设计与验证”打下了基础。最重要的是让自己见识了电路版图的艺术，虽然整个版图电路提取过程枯燥乏味，但让我们感受将来读研究生或从事相关工作时的学习、工作氛围，也给自己敲醒了警钟，将来的研究生、工作生涯将不再是本科那般简单轻松，现在就

8、应该端正自己的学习态度，才能让自己将来即使有所失，也能有所得。十、实验分工版图提取过程中，两人共同讨论、分析，并同时各自完成电路的初步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。报告评分：指导教师签字：MICS@UESTC4