Matlab第六章 Simulink数字电路仿真

《Matlab第六章 Simulink数字电路仿真》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第六章Simulink数字电路仿真武汉大学物理科学与技术学院微电子系常胜从功能结构上将，数字电路可以分为组合逻辑电路和时序逻辑电路两种，我们的Simulink数字电路仿真也分这两部分讲授。§６.1 组合逻辑电路的仿真6.1.1 组合逻辑电路仿真常用模块1、构建组合逻辑电路本体常用模块：¢Logical Operator（逻辑操作）模块位于Simulink节点下的Math Operations模块库（MATLAB6.5）或Logic and Bit Operations模块库（MATLAB7.0）中，用于实现

2、基本的逻辑门单元。根据具体需要，其可例化为与门、与非门、或门、或非门、异或门、反相器。武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜¢Combinatonial Logic（组合逻辑）模块位于Simulink节点下的Math Operations模块库（MATLAB6.5）或Logic and Bit Operations模块库（MATLAB7.0）中，用于实现逻辑表达式的运算。采用真值表的方式来描述组合逻辑表达式。真值表的具体描述方式见其Block Parameters中的h

3、elp对于组合逻辑的多个输入端，combinationial logic模块需要和Mux模块组合使用。武汉大学物理科学与技术学院微电子系常胜¢真值表中填入对应位置的输出值武汉大学物理科学与技术学院微电子系常胜¢e.g. 函数Y=AB+BC+CA的实现ex6_1¢注意将仿真参数中Optimization中的Implement logic signals as boolean data(V.S. double)去掉，避免数据类型的不匹配。武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常

4、胜2、信号输入常用模块：¢Pulse Generator（脉冲序列发生器）模块位于Simulink节点下的Source库中，根据要求可以产生占空比不同的脉冲序列。选择“Sample Based”方式。Period（number of samples）文本框：设定脉冲周期Pulse width（number of sample）文本框：设定高电平时间。Phase delay（number of sample）文本框：设定脉冲的相位延迟，即设定高电平起始点在整个脉冲周期中的位置。武汉大学物理科学与技术学院微电子

5、系常胜武汉大学物理科学与技术学院微电子系常胜3、输出显示常用模块¢Scope（示波器）模块武汉大学物理科学与技术学院微电子系常胜6.1.2 组合逻辑电路仿真实例e.g. 〔例6-2〕构建8-3编、译码器模型P116¢编码器：传统的电路构建方法ex6_2_1步骤：1、真值表2、卡诺图3、逻辑式4、与或式电路图5、仿真模型武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜¢译码器：使用combinational logic模块ex6_2_2武汉大学

6、物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜¢P119〔例6-3〕构建4-16译码器并完成子系统的封装一、3-8译码器电路模型的构建武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜二、3-8译码器子系统的封装(详细过程见P119)武汉大学物理科学与技术学院微电子系常胜三、4-16译码器系统的搭建武汉大学物理科学与技术学院微电子系常胜武汉大学物理科学与技术学院微电子系常胜§6.2 时序逻辑电路的仿真¢时序逻辑电路与组合逻

7、辑电路相比的最大区别是此刻的输出不仅与此刻的输入有关，还和以前的状态有关。因此，在硬件结构上需引入触发器这一能起到“记忆”作用的元件。武汉大学物理科学与技术学院微电子系常胜6.2.1 触发器模块¢MATLAB的Simulink中有专门的触发器模块，它们都位于Simulink Extras节点下的Flip Flop模块库中。1、S-R Flip-Flop（RS触发器）模块¢实现逻辑功能（S• R！=1 约束条件）¢可设置值为Q的初态武汉大学物理科学与技术学院微电子系常胜¢RS触发器由Mux模块、Demax模块

8、、Logic模块和Memory模块组成。Mux模块和Demux模块完成信号的输入和输出，Memory模块位于Discrete模块库中，其功能为存储此刻输入值，并在下一时刻将其输出。¢Combinational Logic模块位于Math Operations模块库（MATLAB6.5）或Logic and Bit Operations模块库（MATLAB7.0）中，其功能相当于一个真值表，来完成组合逻辑的功能，不