latch up闩锁效应

latch up闩锁效应

ID:41152261

大小:131.01 KB

页数:33页

时间:2019-08-17

latch up闩锁效应_第1页
latch up闩锁效应_第2页
latch up闩锁效应_第3页
latch up闩锁效应_第4页
latch up闩锁效应_第5页
资源描述:

《latch up闩锁效应》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Latchup•Latchup的定义•Latchup的原理分析•产生Latchup的具体原因•防止Latchup的方法Latchup的定义°Latchup最易产生在易受外部干扰的I/O电路处,也偶尔发生在内部电路°Latchup是指cmos晶片中,在电源powerVDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路,它的存在会使VDD和GND之间产生大电流°随着IC制造工艺的发展,封装密度和集成度越来越高,产生Latchup的可能性会越来越大°Latchup产生的过度电流量可能会使芯片产生永久性的破坏,Latchup的防

2、范是ICLayout的最重要措施之一Latchup的原理分析(一)CMOSINV与其寄生的BJT截面图寄生BJT形成SCR的电路模型InOutP+sourceN+P+P+N+N+P+RwellOUTRwellnwellQ1nwellQ2P-epiQ1PsubstrateOUTRsubQ2P+substratecontP+substrateN+sourceLatchup的原理分析(二)Q1为一垂直式PNPBJT,基极(base)是nwell,基极到集电极(collector)的增益可达数百倍;Q2是一侧面式的NPNBJT,基极为Psubstrate,到集电极的增益可

3、达数十倍;Rwell是nwell的寄生电阻;Rsub是substrate电阻。以上四元件构成可控硅(SCR)电路,当无外界干扰未引起触发时,两个BJT处于截止状态,集电极电流是C-B的反向漏电流构成,电流增益非常小,此时Latchup不会产生。当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJT,从而使两个BJT因触发而导通,VDD至GND(VSS)间形成低抗通路,Latchup由此而产生。产生Latchup的具体原因•芯片一开始工作时VDD变化导致nwell和Psubstrate间寄生电容中产生足够的电流,当VDD变化率大到一定地步,将

4、会引起Latchup。•当I/O的信号变化超出VDD-GND(VSS)的范围时,有大电流在芯片中产生,也会导致SCR的触发。•ESD静电加压,可能会从保护电路中引入少量带电载子到well或substrate中,也会引起SCR的触发。•当很多的驱动器同时动作,负载过大使power和gnd突然变化,也有可能打开SCR的一个BJT。•Well侧面漏电流过大。防止Latchup的方法•在基体(substrate)上改变金属的掺杂,降低BJT的增益•避免source和drain的正向偏压•增加一个轻掺杂的layer在重掺杂的基体上,阻止侧面电流从垂直BJT到低阻基体上的通路

5、•使用Guardring:P+ring环绕nmos并接GND;N+ring环绕pmos并接VDD,一方面可以降低Rwell和Rsub的阻值,另一方面可阻止栽子到达BJT的基极。如果可能,可再增加两圈ring。•Substratecontact和wellcontact应尽量靠近source,以降低Rwell和Rsub的阻值。•使nmos尽量靠近GND,pmos尽量靠近VDD,保持足够的距离在pmos和nmos之间以降低引发SCR的可能•除在I/O处需采取防Latchup的措施外,凡接I/O的内部mos也应圈guardring。•I/O处尽量不使用pmos(nwell

6、)静电放电(ESD)保护•ESD产生的途径和模型•ESD的破坏效应•ESD保护电路的基本原理•典型的ESD保护电路•如何选择不同的ESD保护电路ESD产生的途径和模型实验模型•ESD即静电放电效应,是芯片制造和使用R1过程中最易造成芯片损坏的因素之一。它1.5kPad的产生主要有三个途径:C1150pF•人体接触带静电的人手触摸芯片人体模型(HBM)VHuman-bodymodelesd•机器接触制造过程中,与机器接触PadC1200pF•自产生电荷已封装芯片在组合或运输过程中产生电荷机器模型(MM)MachinemodelESD的破坏效应•人体在某种环境中可以存

7、有多晶硅融丝Contact1.5KV~2KV的静电压,(即多晶硅1.5KV~2KVHBM),这样高的电压可产生1.3A的峰值电N+N+流,如果施以未保护的芯片PAD上,将有可能击穿MOS金属融丝通道,或将多晶硅gate烧融Psubstrate(ESD的破坏形式见右图)。•常规的IC一般要求可以承受2KV的静电压,某些特殊IC要求承受20KVHBM的静电压。典型的ESD破坏形式ESD保护电路的基本原理•ESD保护电路通常由电阻的等效二极管组成,右图为其电路模型。VDD•R为限流电阻,阻值在1~3K之间,可以控制输入电流在几十mA以内。此Input电阻和其扩散电容、二

8、极管结合在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。