开源的GNSS研究接收机--Namuru

《开源的GNSS研究接收机--Namuru》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、开源的GNSS研究接收机--NamuruPeterJMumford,KevinParkinson,AndrewGDempster新南威尔士州大学简介PeterMumford是澳大利亚新南威尔士大学测量及空间信息系统研究学院的一名研究员。目前，他正在做关于GNSS接收机设计以及INS/GNSS集成的工作。Peter拥有一个测量方向的工程学位以及一个数学的学术学位，擅长FPGA、嵌入式软件以及GNSS领域的电子设计。KevinParkinson完成工程学位学习之后就一直从事于电子设计工作。目前他正在新南威尔士大学卫星导航与定位团队里攻读工程硕士学位。他感兴趣的研究

2、方向包括GPS系统、FPGA设计、嵌入式系统、低功耗射频设计以及信号处理。AndrewDempster教授是2004年新南威尔士州大学测量与空间信息系统学院的特约研究指导。他的研究内容是GPS接收机信号处理、软件分支以及新的定位技术。不仅如此，在Auspace有限公司，他是参与澳大利亚第一代GPS接收机开发的项目经理及系统工程师。摘要Namuru是新南威尔士州大学开发的开放式GNSS接收机研究平台的名称。本文讲述了最新的设计细节、结果以及Namuru项目团队所获得的成果。该平台包含三个方面：定制电路板，基带处理器（相关单元）逻辑设计以及应用固件.电路板以及基带

3、处理器设计都是开放的。定制电路板包含一个L1GPS射频前端以及Altera或Cyclone公司的FPGA芯片、三轴加速度传感器及各种各样的IO口和存储单元。电路板已经过精心设计以保证射频前端周围的噪声尽可能的低。电路板设计的细节及性能在本文中也有介绍。该固件在FPGA芯片中运行的是NiosII软核处理器。基于GPS框架的几个版本的固件都有二进制或其他备用的开源GNSS项目固件所适合的格式。这款基带处理器设计的简洁直接以使之尽可能广地满足GNSS相关的研究人员的开发需要。研究人员可以修改或添加FPGA中的VHDL或Verilog代码对原有功能进行提高或加强。Na

4、muru平台支持各种领域的研究，如研究新信号、多径效应、微弱信号、信号干扰、定时应用、多传感器信息融合、捕获策略以及可重复配置设计。Altera公司的设计工具Quartus和NiosIIIDE分别用来开发逻辑单元和固件。Altera是最好的FPGA芯片生产商之一，其开发工具非常易于开发，受到大家的广泛好评。Namuru平台上的L1频段GPS接收机参考设计拥有可与大多数基于ASIC标准、用于一般市场上的接收机相比拟的性能。测试表明，在一定的动态范围内，GPS仿真器产生的信号与真实信号差不多。测试的结果以及改进方法都已给出。介绍Namuru接收机项目自2004年开

5、始至今，目前已开发出包括一块高性能开发板、VHDL和Verilog基带设计以及使用Altera公司NiosII软核处理器的MitelGPS结构的固件。测试结果表明它拥有SignavMG5001接收机类似的性能[1]。更加详细的内容参见参考文献2、3。从数据以及动态测试得出的讨论及结果会在一个简单的关于敏感性研究的过程中得以介绍。另外，我们对接收机中使用到的跟踪环路的轮廓进行了描述，还对将来的研究方向进行了展望。NAMURU电路板电路板如图1所示。靠近中间位置的是Altera公司的CycloneIIFPGA，它有35,000个逻辑单元。在右边屏幕盒下面是射频前端

6、。一块Zarlink2015芯片与各种滤波器电路、低噪声滤波器和一个温度补偿晶振一起使用。图2显示了射频前端的放大细节。FPGA芯片的左边是一个三轴加速度计，上面是存储芯片(SRAM和Flash)。左边有电源、实时时钟以及非易失性存储电路。在电路板底层，从左到右依次是两个串行端口、一个网口、JTag口、两个SMA时钟输入端及一个天线SMA输入端。顶层右边有两排通用IO口插槽。图1.Namuru电路板V1图2.射频前端细节射频前端的低噪声性能是电路板设计的一个关键问题。这是由逻辑电路泄漏到前端所产生噪声的可能性决定的，它对微弱GPS型号的捕获要求很高。关于设计的

7、讨论在文献5中。前端的低噪声运行性能可在文献6中得到证实，在那里，没有Zarlink2015芯片的IF输出中发现的特定的噪声。基带处理器基带处理器的参考设计已经有刚开始的VHDL以及后来的Verilog语言开发出来。该设计非常的通用以保证尽可能广地使用范围及方便的修改途径。图3提供了跟踪模块(基带处理器)的综述；在这个实例中有12个通道。图4展现了跟踪通道的详细信息，它拥有三个复合码发生器，每个发生器都被半个C/A芯片隔离开来。图3.跟踪模型概览图4.跟踪通道细节跟踪模块通过Altera公司的Avalon总线连接到Altera公司的NiosII软核CPU并作为

8、外围存储器映射出现在地址空间中。模块的