数字电子技术复习题库

《数字电子技术复习题库》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字电子技术复习题库一、填空1.按逻辑功能特点，数字电路可以分为和。2．在逻辑电路中，三极管通常工作在和状态。3.串行进位加法器的缺点是（），要想速度较高时应采用（）加法器。4.主从结构的JK触发器存在()。5．利用（）可以把集成计数器设计成初态不为零的计数器。6．5个变量可构成个最小项，每种变量取值可使个最小项的值7.所有最小项的和为。8．触发器是一种具有功能且在触发脉冲作用下会翻转状态的电路。触发器有两种可能的状态为态和态。当触发脉冲过后，触发器状态仍维持不变，这就是能力。9.若用二进制代码对67个字符进行编码，则

2、至少需要（）位二进制数。10．己知逻辑函数，约束条件为=0，则卡诺图中有（）个最小项，有（）个无关项。11.在优先编码器中，是优先级别（）的编码起排斥优先级别（）的。12．对于D/A转换器，其转换位数越多，转换精度会越()。13．（503）10=（）8421BCD。14．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。15．TTL集成JK触发器正常工作时，其和端应接电平。16．构造一个模6计数器需要个状态，个触发器。二、选择1．余3码01101001对应的8421BCD码为（）。A、00110110

3、B、00111001C、01100110D、100111002．三态门输出高阻状态时，（）是不正确的说法。A用电压表测量指针不动B相当于悬空C电压不高不低D测量电阻指针不动3．要用n位二进制数为N个对象编码，必须满足（）。AN=2nBN≥2nCN≤2nDN=n4．三输入八输出译码器，对任意一组输入值其有效输出个数为（）。A、3个B、8个C、1个D、11个5．串行加法器的进位信号采用（　）传递，并行加法器的进位信号采用（　）传递。A超前，逐位B逐位，超前C逐位，逐位　D超前，超前6．存在一次变化问题的触发器是()。ARS

4、触发器BD触发器C主从JK触发器D边沿JK触发器A、16B、2C、4D、87．N个触发器可以构成能寄存（）位二进制数码的寄存器。AN-1BNCN+1D2N8．组合逻辑电路通常由（）组合而成。A门电路B触发器C计数器9．一位8421BCD码译码器的数据输入线与译码输出线的组合是（）。A、4:6B、1:10C、4:10D、2:410．要用n位二进制数为N个对象编码，必须满足（）。A、N=2nB、N≥2nC、N≤2nD、N=n11．一位十六进制数可以用（）位二进制数来表示。A.1B.2C.4D.1612．逻辑函数和G=A⊙B

5、满足关系（）相等。A.B.C.D.13．逻辑函数F=AB+AB和G=A+B满足关系（）。A、F=C'B、F=GC、F'=G'D、F'=G14．引起组合电路中竞争与险象的原因是()。A、逻辑关系错B、电路时延C、干扰信号D、电源不稳定15．一个四位并行加法器74HC283的输入、输出端个数为（）。A、4入4出B、8入4出C、9入5出D、8入5出16．组合逻辑电路通常由（）组合而成。A、门电路B、触发器C、计数器17．同步计数器和异步计数器比较，同步计数器的显著优点是()。A工作速度高B触发器利用率高C电路简单D不受时钟C

6、P控制18．下列逻辑电路中为时序逻辑电路的是()。A变量译码器B加法器C数码寄存器D数据选择器19．8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（）。A、111B、010C、000D、10120．十六路数据选择器的地址输入（选择控制）端有（）个。三、逻辑函数化简1.2.3.；4..四、综合题1、对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。Z=BC=02．分析下列电路是几进制的计数器。3.有个逻辑门电路的输入、输出相应的波形如图，试写出Y与AB的逻

7、辑函数式（写出具体的解题过程）。五、函数发生器设计1.利用数据选择器74ls151实现逻辑函数。要求：写出过程，画出电路图。2.利用数据选择器74ls151实现逻辑函数。要求：写出过程，画出电路图。3.用3线--8线译码器74ls138实现逻辑函数。要求：写出过程，画出电路图。用3线--8线译码器74ls138实现逻辑函数。要求：写出过程，画出电路图。六、数字逻辑电路分析1.时序逻辑电路如图所示，(1)、写出分析过程。(2)、画出其状态转换图。(3)、说明电路的逻辑功能。1．74LS161是同步4位二进制加法计数器，其

8、逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。01111×0111××0×1×××01×××0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法计数