Cadence实验系列7IC设计软件TannerSPRLV

《Cadence实验系列7IC设计软件TannerSPRLV》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Cadence实验系列7_IC设计软件_TannerSPR&LVSstandardcellplaceandroute标准组件配置与绕线Layoutvs.Schematic版图－电路图比较器(2)L-Edit中的SPR部分(3)LVS部分(4)现场演示(1)Tanner简介Tanner最大的特点是可用于任何PC机，不仅具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快、编辑功能强、通俗易学、使用方便，实用于任何个人进行集成电路设计。Tanner的出现使IC设计工具告别价格昂贵的时代，告别只有极少数人才会使

2、用IC设计工具的时代。一套大型EDA设计软件动辄几百万美元，而一套完整的Tanner在两万美元左右。Tanner简介Tanner设计流程用S-Edit编辑电路输出成Spice文件用T-Spice模拟分析用L-Edit绘制布局图设计规则检查生成Spice文件用T-Spice模拟分析用LVS对比转成GDSII文件格式NYNYNYYNL-Edit的五个子模块DRC(设计规则检查)可以用来有效地对集成电路版图进行设计规则检查SPR（标准单元布线）可以灵活地进行主要是用标准单元的集成电路版图的自动布图布线Extract（版图提取）用来提取版图的

3、SPICE网表，以便验证版图设计的正确性CrossSectionViewer（剖面观察器）用来产生版图设计中的不同部分或元件的剖面UPI（用户编程界面）用来扩展L-Edit的功能，L-Edit带有160个左右的UPI函数，可以编制各种UPI宏L-EditSPR的设计的流程图简介标准组件配置与绕线（简称SPR）是L-edit的布图布线功能中的一个模块，用标准单元做基本构件进行自动布图布线设计。SPR模块包括三个子模块：1.用来生成内核单元的内核布图布线模块(coregeneration)2.产生输入输出焊垫框架的焊垫框架产生器(padf

4、ramegeneration)3.用来连接内核单元和焊垫框架二者的焊垫布线模块(padrouting)这三个子模块都有相对的独立性，可以独立运行，也可以协同运行。SPR完成布图布线的过程SPR分三步完成布图布线：1。先产生电路的内核单元2。再产生焊垫框架3。接着在内核和焊架框架中的焊垫间完成布线。SPR设定选择Tools——SPR——Setup命令，有两个文件需要设定，一个是标准组件库所在的文件（*.tdb），另一个是由S-edit设计好的电路模块所输出的Netlists文件（*.tpr），只有设定完这两个文件，才能让L-edit根据

5、电路图模块所输出的Netlist文件从指定标准库中找出相同名称的对应组件，进行自动摆放绕线。更新SPR设置与网表文件，使之保持一致SPR三个子模块的设定i）电路核心设定(CoreSetup)包括核心单元图层、全局信号、布局、输入输出信号等设置选项。如无特殊要求，清除I/OSignals里的所有信号。ii）焊垫框架设定（PadframeSetup）包括常规和版图设定。如无特殊要求，清除Layout里的所有Pad。iii）焊垫绕线设定（PadRouteSetup）包括常规、图层、设计规则、内核信号、焊垫框信号的设定。如无特殊要求，清除Co

6、reSignals和PadframeSignals里的所有信号。SPR形成的组件名称执行SPR执行Tools——SPR——PlaceandRoute命令——单击Run按钮随后出现自动绕线布局的结果，如图所示。绕线结果会产生好几个组件，可以用View——DesignNavigator命令，单击展开全部的功能按钮，观看各组件的层次关系。将此布局图进行SPICE网表转化（*.spc文件）执行Tools——Extract命令，输入设定内容，单击Run按钮由于不同流程有不同特性，在Output选项卡中可引入组件的模型文件，此模型文件包括电容电阻

7、系数等数据，可供T-spice模拟之用。图中引用1.25um的CMOS流程组件模型文件m12_125.md。转化结果可用文件编辑器查看。LVS（Layoutvs.Schematic）电路－版图比较器简介LVS是一种网表比较工具，用来比较布局图和电路图所描述的电路是否相同。要进行LVS对比需要的两个SPICE网表，一个是从S-edit绘制的电路图输出的结果（*.sp文件），另一个是从L-edit布局图转化出的结果（*.spc文件）判别它们是否描述同一个电路。在Tanner工具中，在S-edit中的电路图可以用SPICE网表形式输出；在L

8、-Edit中的版图可以用网表提取程序提取SPICE网表，再用LVS比较这两个网表，就可以实现电路图与版图得比较。由S-Edit设计的电路可以用模拟电路图输出的网表的方法验证电路图的正确性，用设计正确的电路图的网表与从版图