dsp课程设计(TMS320VC5402 最小系统 存储器扩展设计)

《dsp课程设计(TMS320VC5402 最小系统 存储器扩展设计)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、摘要我为我问问我问问问问我我问问问问问我我问一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。本设计主要介绍DSP最小硬件系统设计，包括电源电路、复位电路、时钟电路、存储器接口等。第一章电源电路TMS320VC5402芯片采用双电源供电方式，以获得更好的电源性能，其工作电压分别为3.3V和1.8V，其中3.3V为I/O电源DVDD，主要供I/O接口使用，通常情况下可直接与外部低电压器件进行接口，而不需要额外的电平转换电路。1.8V为内核电源CVDD，主要为芯片的内部逻辑提供电压，包括CPU、时钟电路和所有的外部逻辑。与3.3V相比，1.

2、8V可以大大降低芯片功耗。图1电源电路如图1所示，核心板的电源部分A由一个4芯插座以及两个LM1117电压转换芯片组成。可通过外接5V、GND电源供电，通过LM1117转换成3.3V以及1.8V两种直流电压给核心板上的芯片供电。第二章复位电路C54X的复位输入引脚（RS）为处理器提供了硬件初始化的方法，它是一种不可屏蔽的外部中断，可在任何时候对C54X惊喜复位。当心态上电后，RS引脚营至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后，CPU从程序存储器的FF80H单元取址，并开始执行程序。手动复位鼎炉是通过上电或按钮两种方

3、式对芯片进行复位你，如图2所示，当按钮闭合时，电容通过按钮和电阻进行放大，使电容上的电压降为0。按钮断开时，电容的充电使RS的低电平时间达到至少3个外部时钟周期，从而实现手动复位。图2复位电路第三章时钟电路时钟电路用来为TMS320VC5402芯片体制时钟信号，可以利用DSP芯片内部的振荡器构成时钟电路，连接方式如图3所示。在芯片的X1和X2引脚之间介入夜歌晶体，用于启动内部振荡器。图3时钟电路第三章DSP芯片的存储器接口第一节内部存储器TMS320VC5402的芯片设计有丰富的内部快速存储器可以全速运行，达到芯片最高速度。因此，充分利用内部存储器可

4、以使DSP心态的整体性能达到最佳。第二节外扩程序存储器目前，市场上的EPROM工作电压一般都为5V,yu3.3V的DSP芯片连接时需要考虑电平转换问题，而且题解都很大。FLASH存储器与EPROM相比，具有更高的性价比，而且体积小、功耗低、可电擦写、使用方便，并且3.3V的FLASH可以直接与DSP芯片连接。因此，采用FLASH作为程序存储器存储程序并且用来固定数据时一种比较好的选择。AT29LV1024是1兆位的FLASH存储器，器外观引脚如图4所示，分别有16条地址线和数据线，3条控制线，引脚功能如图5所示图4AT29LV1024引脚图引脚引脚功

5、能A15-A0地址线CE片选信号OE输出使能WE编程写信号I/O15-I/O0数据线NC空脚DC不连接图5AT29LV1024引脚功能如图6所示为TMS320VC5402与AT29LV1024的程序存储器扩展电路。AT29LV1024作为DSP的外部程序存储器，地址总线和数据总线接至DSP的外部总线，片选信号CE接至DSP的外部程序存储器的片选信号PS，编程写信号WE接至DSP的读/写信号R/W，而输出使能信号OE接地。当PS=0时，CE=0，选中FLASH存储器，进行读操作；当PS=1时，CE=1，FLASH存储器挂起，地址线和数据线呈高阻。第一节

6、外扩数据存储器ICSI64LV16是一种高速数据存储器，其容量为64K*16，分别有16位地址线和数据线，控制线包括片选信号CE，学允许信号WE读选通信号OE，高位字节选通信号UB和低位字节选通信号LB。电源电压3.3V，其引脚如图6所示TMS320VC5402与ICSI64LV16扩展连接如图7所示。地址线和数据线对应连接，于是数据存储器扩展，存储器的片选信号CE与DSP数据存储器片选信号DS连基恩，以选通外部数据存储器，而存储器的雪允许端WE与DSP的读/写控制端R/W相连，以实现数据的读/写操作。