数字电路第5章组合逻辑电路

《数字电路第5章组合逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第5章组合逻辑电路5.1组合逻辑电路的分析5.2组合逻辑电路的设计5.3组合逻辑电路中的竞争冒险现象5.4全加器和数值比较器5.5编码器和译码器5.6数据选择器和数据分配器器15.1组合逻辑电路分析1、组合逻辑电路：2、时序逻辑电路：电路任意时刻的输出信号只取决于该时刻输入信号的组合，而与信号作用前电路原来的状态无关。（简称组合电路）电路任意时刻的输出信号不仅取决于该时刻的输入信号，而且与电路原来的状态有关。（简称时序电路）无记忆功能有记忆功能数字电路的分类:二.组合逻辑电路的分析步骤：5.1组合逻辑电路分析1、逐级写出各输出端的逻辑表达式；2

2、、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，分析其功能。已知：逻辑电路，待求：逻辑功能。一.组合逻辑电路分析注意：并非每个步骤都是必须的，有时可以省略！三、组合逻辑电路的分析举例例1分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。10010110111011101001110010100000CBA001111003.确定逻辑功能：解：输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有奇校验功能。例2试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达

3、式，并进行化简和变换。X=A2、列写真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表111011101001110010100000ZYXCBA000011110011110001011010例3:分析下图逻辑电路的功能。&1&1&ABFABABABF=ABAB=AB+AB真值表ABF00101010

4、0111功能:当A、B取值相同时，输出为1——同或电路。AB=F例4：试分析图示电路的逻辑功能该电路称为表决电路。（1）逻辑表达式（2）真值表（3）分析描述逻辑功能多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。ABCF00000010010001111000101111011111真值表1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤一、组合逻辑电路的设计：根据

5、实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。5.2组合逻辑电路的设计例1：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。解：①根据要求设定输入、输出量逻辑真值表输入变量：主裁判为A，副裁判为B、C。判明成功为1，失败为0；输出变量：举重成功与否用变量Y表示，成功为1，失败为0；逻辑真值表②逻辑表达式②卡诺图化简ABC0100011110Y111③逻辑电路图例2：某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30

6、kW，生产线由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。解：①根据要求设定输入、输出量输入变量：1～3号生产线以A、B、C表示生产线开工为1，停工为0；输出变量：1～2号发电机以Y1、Y2表示，发电机启动为1，关机为0；真值表②逻辑函数式③卡诺图化简1111ABC0100011110Y1ABC0100011110Y211111与或式：与非－与非式：④逻辑电路图与非－与非式与或式：5.3组合电路中的竞争冒险在组合电路中，当输入信号的状态改变时，输出端可能会出

7、现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号5.4加法器和数值比较器(1)半加器：不考虑低位进位将两个一位二进制数A和B相加。1.一位加法器半加器真值表COSC0AB半加器逻辑符号向高位的进位和半加器电路图&=1ABSCO&(2)全加器：需考虑低位进位将两个一位二进制数A和B相加。全加器真值表全加和向高位的进位2.多位加法器：两个多位二进制数相加。串行进位加法器（模仿手工计算方式）首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传

8、递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。4位串行进位加法器4位超前进