数字电子技术自测练习第2章

《数字电子技术自测练习第2章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子技术自测练习第2章门电路单项选择题填空题1数字电子技术第2章门电路单项选择题1、如果将TTL与非门作非门使用，则多余输入端的处理方法为()。全部接高电平A√部分接高电平、部分接地B×全部接地C×部分接地、部分悬空D×分析提示与非门的输入端为相与逻辑关系。依逻辑式A∙1=A，多余输入端应为逻辑1，即接高电平。2数字电子技术第2章门电路单项选择题2、图示电路中均为CMOS门，多余输入端接错的是()。AAB&×BAB&悬空√×CA≥1BDAB≥1×分析提示各门输出端所标示的关系式是所要求实现的逻辑关系。图A，实际输出逻辑表

2、达式为。图B，CMOS门的输入端不允许悬空，电路不能正常工作。图C，实际输出逻辑表达式为。图D，实际输出逻辑表达式为。3数字电子技术第2章门电路单项选择题3、下列各种门中，输入端、输出端可以互换使用的是()。三态门A×OC门B×CMOS传输门C√TTL门D×分析提示CMOS传输门，以MOS管源极、漏极作输入、输出端。因MOS管的源极、漏极可互换使用，所以CMOS传输门的输入、输出端可互换使用。4数字电子技术第2章门电路单项选择题4、下列各种门中，输入信号即可以是数字信号又可以是模拟信号的是()。三态门A×OC门B×CMOS传输门C

3、√TTL门D×分析提示控制端、时，输入信号ui的范围为0V~VDD输出表达式为高阻态TG5数字电子技术第2章门电路单项选择题ABY&&VCCRCD5、如图所示OC门组成的电路，可等效为()。与非门A×或非门B×与或非门C√异或门D×分析提示由图示电路写出输出逻辑表达式并变形：输出函数和输入变量为与或非逻辑关系。6数字电子技术第2章门电路单项选择题AA&10kΩBY1√BA≥110kΩBY2×CAY3&≥1BCD×6、图示均为TTL门，能实现表达式所要求逻辑功能的是()。DA=1Y4×分析提示图A，接10kΩ电阻的输入端为逻辑1

4、，输出逻辑表达式为，和所要求的逻辑功能相同。图B，接10kΩ电阻的输入端为逻辑1，输出逻辑表达式为。图C，接地的输入端为逻辑0，输出逻辑表达式为。图D，输出逻辑表达式为。7数字电子技术第2章门电路单项选择题+VDDY&≥1A100kΩB7、图示为CMOS与或非门，输出逻辑表达式为()。A×B×C√D×分析提示接VDD的输入端为逻辑1；因MOS门的输入电流为0，接100kΩ电阻的输入端为逻辑0。输出逻辑表达式为8数字电子技术第2章门电路单项选择题A≥1TGY1BC8、图示电路中均为CMOS门，输出逻辑表达式为()。C×D不能正常工作

5、√分析提示当C=0时，传输门TG为高阻态输出，后边CMOS或非门的一个输入端相当于悬空，是不允许的。A×B×9数字电子技术第2章门电路单项选择题A&100kΩYEN=1BCVDD9、图示电路中均为CMOS门，输出逻辑表达式为()。D√C×B×A×分析提示由各门的逻辑功能有时，；时，。即。10数字电子技术第2章门电路单项选择题10、图示各门电路，能实现真值表所要求功能的是()。ABY001010100110真值表×AABY&VCCRB&YENAB×CA&BY×DA≥1YB√分析提示由真值表写出逻辑表达式图A为OC与非门，。图B为三

6、态与非门，。图C为与非门，。图D为或非门，。高阻态11数字电子技术第2章门电路单项选择题11、OC门组成的电路如图所示，其输出逻辑表达式为()。AY&&VCCRCBA×B√C×D×分析提示图中2个OC与非门输出端并联，外接电阻和电源，为正确的连接方式。上边门的输出逻辑表达式为，下边门的输出逻辑表达式为，“线与”得输出函数逻辑表达式：12数字电子技术第2章门电路单项选择题12、下列逻辑门中，可以实现“线与”逻辑的门是()。TTL与非门A×OC门B√三态输出门C×CMOS逻辑门D×分析提示“线与”是指不用与门电路，而是通过将几个门的输

7、出端并联实现逻辑与关系。只有OC门才可无条件的将几个门的输出端并联。13数字电子技术第2章门电路填空题1、门是一种输出端允许相互连接的特殊TTL门电路，将多个这种门的输出端连接在一起，其总的输出为各个门输出的逻辑与，这样实现的逻辑与称为。参考答案OC门线与分析提示OC门，即集电极开路门，其内部电路输出级晶体管为集电极开路形式。几个OC门的输出端连接在一起，在输出端即内部电路的输出级晶体管集电极外接一个电源和电阻，以保证输出级晶体管正常工作，其总的输出为各个门输出的逻辑与，这种不用与门电路所实现的逻辑与称为“线与”。14数字电子技术

8、第2章门电路填空题2、三态门除了“0”或“1”两种输出状态外，还具有高阻输出的第三态即态，此时三态门输出端与其它电路的连接相当于。参考答案高阻断开分析提示三态门有三种输出状态，即输出高电平（逻辑1）、输出低电平（逻辑0）、输出高阻态。高阻态输出时，