欢迎来到天天文库
浏览记录
ID:40036210
大小:452.15 KB
页数:7页
时间:2019-07-18
《数字电子技术模拟试题1》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、西南交通大学数字电子技术学期考试试题一一.简答填空题(共20分,第6小题每空2分,其它每空1分)1. 某数字信号的逻辑值为0111010,设高电平电压为5V,低电平电压为0V。试绘出该信号的数字波形。 波形: 2. 已知某时序电路的状态转换表如下,如果初态为S0,输入序列为X=110101101时,则输出序列为 。输入原态X01S0S3/1次态/
2、输出S1/0S1S3/1S2/0S2S3/1S0/0S3S1/1S2/03. 写出下图所示各门电路的输出状态(0或1)。已知VIH=3.6V,VIL=0.4V,图(a)、(b)是TTL门,图(c)、(d)是CMOS门。4. 一个存储容量为256K×8的存储器,地址线有 条,数据线有 条。 5. 如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mv,输出信号的最低位(LSB)发生变化,应选用 位A
3、/D转换器,其分辨率为 %。6. (a)(b)(c)(d)四个电路输入VI、输出VO的波形如图所示,试简答分别实现下列功能的最简电路类型(不必画出电路)。 7. 写出下图所示PLD的输出F1、F2逻辑表达式。F1=F2=&&&&ABC=1=1≥1≥101 二.逻辑代数和组合逻辑1. 公式法化简下列函数为最简与或式。(4分)2.分析以下组合电路的功能,要求写出图示电路的逻辑表达式(3分),列出其真值表(2分),并说明电路的逻辑功能(2分)。三.
4、用或非门设计一个组合电路。其输入为8421BCD码,输出L当输入数能被4整除时为1,其他情况为0。(0可以被任何整数整除,要求有设计过程,给出电路图)(1)建立真值表 (3分)(2)写出函数的最小项表达式 (3分)(3)化简函数表达式 (4分)(4)用或非门实现。 (4分)四.已知时序电路如图所示。1. 请写出各触发器的驱动方程和次态方程。(5分)2. 画出电路的状态(Q1Q0)转换图。(5分)J0Q0CPK0Q0J1Q1CPK1Q1CPQ0Q11Q2Q3Q4Q5Q6Q7Q8Q1(c)
5、 五.下图为一个电路的状态转换图。现准备用D触发器实现该电路,请写出触发器的驱动方程和输出方程。(S0、S1、S2的编码分别为00、01、11)(15分)S0S1S21/01/01/10/00/00/0X/Z输入/输出 六.电路见下图。请问:1. 74161接成了几进制的计数器?(3分)2. 画出输出CP、Q0、Q1、Q2、L的波形。(7分)S1Q0Q1Q2QS274161LDCPEYYD7D6D5D4D3D2D1D0LS0S1S2&101CP10(器件功能表见最后一页) 七.一种能产生7
6、位编码信息的编码电路如图所示。试分析:(10分)1. 接通电源但未按下按键P时各IC的工作状态;2. 说明按下图示位置按键P时,编码值是如何存入8D寄存器IC5中的;3. 写出按键P时,b7b6b5b4b3b2b1的编码值。注:IC3的功能描述:G1G2:使能信号,低电平有效;A0A1A2A3:地址输入;Y0Y1······Y15:译码输出,低电平有效;使能信号有效时,各译码输出的表达式见表: 八.用555定时器构成的一种触发定时电路如图所示。(10分)试回答:1. 电路的稳态Q=?2. vi为
7、何种边沿触发?触发信号幅值应为多大?3. 画出vc及vo从触发翻转到定时结束的波形;4. 导出输出信号脉宽tw的计算公式。(注:触发信号的脉冲宽度小于输出信号的脉冲宽度)附:芯片功能表同步4位二进制计数器74161的符号和功能表如下:功能表: 符号:CPRdS1S2LDS2Q0Q1Q2QS174161LDCP功能X0XXX清零X1011保持X1X01保持↑1110置数↑1111计数其中输出Q3是最高位,输入D3是最高位,C是进位信号,74161只当Q3
8、Q2Q1Q0=1111时,C=1。 8选1选择器74151的符号和功能表如下: 功能表: 符号:
此文档下载收益归作者所有