arm嵌入式c编程标准教程第四章s3c2410的中断系统

《arm嵌入式c编程标准教程第四章s3c2410的中断系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章S3C2410的中断系统S3C2410的中断系统S3C2410的处理器中断S3C2410的中断控制S3C2410的中断源S3C2410中断控制专用寄存器S3C2410中断控制程序编写步骤本章实验例程S3C2410的中断系统S3C2410的处理器中断S3C2410的中断控制逻辑如图，它可以处理56个中断源的中断请求。这些中断源可以是来自片内外设的中断，比如DMA、UART和I2C等；也可以是来自处理器外部中断输入引脚。S3C2410的中断系统S3C2410的处理器中断下面的11个中断源通过分支中断控制器来申请使用中断INT_ADCA/D转换中断；INT_

2、TC触摸屏中断；INT_ERR2UART2收发错误中断；INT_TXD2UART2发送中断；INT_RXD2UART2接收中断；INT_ERR1UART1收发错误中断；INT_TXD1UART1发送中断；INT_RXD1UART1接收中断；INT_ERR0UART0收发错误中断；INT_TXD0UART0发送中断；INT_RXD0UART0接收中断。S3C2410的中断系统S3C2410的处理器中断片内UARTn中断和EINTn是逻辑“或”的关系，它们共用一根中断请求线。中断控制逻辑（interruptioncontrollerlogic）的任务是在片内外围

3、和外部中断源组成的多重中断发生时，选择其中一个中断，通过FIQ（快速请求中断）或IRQ（通用中断请求）向CPU内核发出中断请求。S3C2410的中断系统S3C2410的处理器中断实际上最初CPU内核只有FIQ和IRQ两种中断，其他中断都是各个芯片厂家在设计芯片时，通过加入一个中断控制器来扩展定义的。这些中断根据中断优先级的高低来进行处理，更符合实际应用系统中要求提供多个中断源的要求。例如，如果定义所有的中断源为IRQ中断（通过中断模式寄存器设置），并且同时有10个中断发出请求，那么这时可以通过读中断优先级寄存器来确定哪一个中断被优先执行S3C2410的中断系

4、统S3C2410的处理器中断当多重中断源请求中断时，硬件优先级逻辑会判断哪一个中断将被执行；同时，硬件逻辑将会执行位于0x18（或0x1C）地址处的指令，再由软件编程识别各个中断源，然后再根据中断源跳转到相应的中断处理程序S3C2410的中断系统中断控制4.2.1程序状态寄存器的F位和I位4.2.2中断模式（INTMOD）4.2.3中断挂起寄存器（INTPND）和中断源挂起寄存器（SRCPND）4.2.4中断屏蔽寄存器（INTMSK）4.2.5中断优先寄存器(PRIORITY)S3C2410的中断系统4.2.1程序状态寄存器的F位和I位如果CPSR（程序状态

5、寄存器）的F位被设置为1，那么CPU将不接受来自中断控制器的FIQ（快速中断请求）；如果CPSR程序状态寄存器的I位被设置为1，那么CPU将不接受来自中断控制器的IRQ（通用中断请求）。因此，为了使能FIQ和IRQ，必须先将CPSR程序状态寄存器的F位和I位清零，并且中断屏蔽寄存器INTMSK中相应的位也要清零。在使用C语言编写控制程序时，CPSR在程序中是不可见的。F位和I位清零可由中断屏蔽寄存器INTMSK中相应的位清零自动完成。S3C2410的中断系统4.2.2中断模式（INTMOD）S3C2410提供了两种中断模式，即FIQ（快速）模式和IRQ（通用

6、）模式。所有的中断源在中断请求时都要确定使用那一种中断模式。INTMOD相应位为0，选通用中断模式；INTMOD相应位为1，选快速中断模式。上电或复位时INTMOD相应位为0，默认选通用中断模式。S3C2410的中断系统4.2.3中断挂起寄存器（INTPND）和中断源挂起寄存器（SRCPND）S3C2410有两个中断挂起寄存器：中断源挂起寄存器（SRCPND）和中断挂起寄存器（INTPND）。这两个寄存器用于指示对应的中断源和中断是否被激活。当中断源请求中断时，SRCPND寄存器的相应位被置1；当中断被激活时，INTPND寄存器的相应位被置1。S3C2410

7、的中断系统4.2.3中断挂起寄存器（INTPND）和中断源挂起寄存器（SRCPND）如果屏蔽位被设置为1，则相应的SRCPND位会被置1，而INTPND寄存器不会有变化；如果INTPND被置位，只要标志I或标志F被清零，就会执行相应的中断服务子程序。在中断服务子程序中要先向SRCPND中的相应位写1来清除挂起状态，再用同样的方法来清除INTPND相应位的挂起状态。注意：可以通过INTPND=INTPND来实现清零，以避免写入不正确的数据引起错误。S3C2410的中断系统4.2.4中断屏蔽寄存器（INTMSK）当INTMSK寄存器的相应位（屏蔽位）为1时，对应

8、的中断被禁止；当INTMSK寄存器的屏蔽位为0时，则