第四章 s3c2410的中断系统

第四章 s3c2410的中断系统

ID:20381710

大小:3.16 MB

页数:47页

时间:2018-10-13

第四章 s3c2410的中断系统_第1页
第四章 s3c2410的中断系统_第2页
第四章 s3c2410的中断系统_第3页
第四章 s3c2410的中断系统_第4页
第四章 s3c2410的中断系统_第5页
资源描述:

《第四章 s3c2410的中断系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章S3C2410的中断系统应用科技学院张健4.1S3C2410的中断源4.2S3C2410的中断处理4.3中断控制4.4子中断源的中断控制4.5中断向量设置4.6其它常用寄存器4.7中断程序编写中需注意问题4.8中断实验和中断程序编写主要内容:中断概述中断是指计算机在执行某一程序的过程中,由于计算机系统内、外的某种原因,而必须中止原程序的执行,转去执行相应的处理程序,待处理结束之后,再回来继续执行被中止的原程序的过程。采用了中断技术后的计算机,可以解决CPU与外设之间速度匹配的问题,使计算机可以及时处理系统中许多随机的参数和信息,同时,它

2、也提高了计算机处理故障与应变的能力。定义当CPU在执行程序的过程中,外部事件向CPU发出信号,请求CPU迅速去处理,于是,CPU暂时中止执行当前程序,转去处理相应的事件,待处理完毕后,再继续执行原来被中止的程序,这样的过程称为“中断”。中断系统主要用需要及时处理的高速随机事件或信号,对于那些看来非常重要的信号(诸如急停开关、限位开关、键盘等),其响应速度要求并不高,切不可滥用中断。主程序中断服务程序中断请求中断返回为什么要用中断?a.中断可以解决快速的CPU与慢速的外设之间的矛盾,使CPU和外设同时工作。这样,CPU可启动多个外设同时工作,大

3、大地提高了CPU的效率。b.在实时控制中,现场的各种参数、信息均随时间和现场而变化。这些外界变量可根据要求随时向CPU发出中断申请,请求CPU及时处理中断请求。如中断条件满足,CPU马上就会响应,进行相应的处理,从而实现实时处理。c.针对难以预料的情况或故障,如掉电、存储出错、运算溢出等,可通过中断系统由故障源向CPU发出中断请求,再由CPU转到相应的故障处理程序进行处理。4.1S3C2410的中断源中断源是指在计算机系统中可以向CPU发出中断请求的来源。通常有I/O设备、实时控制系统中的随机参数和信息故障源等。S3C2410有56个中断源。

4、在56个中断源中,有32个中断源提供中断控制器。其中,外部中断EINT4~EINT7通过“或”的形式提供一个中断源送至中断控制器,EINT8~EINT23也通过“或”的形式提供一个中断源送至中断控制器。4.1S3C2410的中断源EINT0~23nBATT_FLTINT_TICKINT_WDTINT_TIMER0~4INT_UART0~2共9个INT_LCDINT_DMA0~3INT_SDIINT_SPI0~1INT_USBDINT_USBHINT_IICINT_RTCINT_ADC中断源之间的逻辑关系4.2S3C2410的中断处理S3C24

5、10的中断控制可以处理56个中断源的中断请求。片内的中断,比如DMA、UART和I2C等;处理器外部中断输入引脚。这些中断源中,有如下11个中断源通过分支中断控制器来申请使用中断(与其它中断共用一个中断向量)。INT_ADCA/D转换中断;INT_TC触摸屏中断;INT_ERR2UART2收发错误中断;INT_TXD2UART2发送中断;INT_RXD2UART2接受中断;INT_ERR1UART1收发错误中断;INT_TXD1UART1发送中断;INT_RXD1UART1接受中断;INT_ERR0UART0收发错误中断;INT_TXD0UA

6、RT0发送中断;INT_RXD0UART0接受中断。中断控制逻辑(interruptcontrollerlogic)的任务是在片内和外部中断源组成的多重中断发生时,选择其中一个中断,通过FIQ(快速中断请求)或IRQ(通用中断请求)向CPU内核发出中断请求。S3C2410的中断控制逻辑如图4-1所示图4-1中中断源是指给出中断向量的那些中断,子中断源是指与其它中断共用一个中断向量的中断。例如UART0是一个中断源,而TXD0和RXD0就是子中断源。子中断源向CPU申请中断,子中断源挂起寄存器中相应位要置1,如果该子中断没被屏蔽,则该子中断源所

7、归属的总中断源挂起寄存器中相应位也要置1。当多重中断源请求中断时,硬件优先级逻辑判断哪一个将被执行;同时,执行0x18(IRQ)或者0x1C(FIQ)地址处的指令。然后再由软件识别各个中断源,并跳转到相应的中断处理程序处。中断控制程序状态寄存器的F位和I位如果CPSR(程序状态寄存器)的F位被设置为1,那么CPU将不接受来自中断控制器的FIQ(快速中断请求);如果CPSR程序状态寄存器的I位被设置为1,那么CPU将不接受来自中断控制器的IRQ(通用中断请求)。因此,为了使能FIQ和IRQ,必须先将CPSR程序状态寄存器的F位和I位清零,并且中

8、断屏蔽寄存器INTMSK中相应的位也要清零。4.3中断控制4.3.1中断模式(INTMOD)寄存器ARM920T提供了两种中断模式,即FIQ模式(快速模式)和IRQ

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。