ARM_Cortex-M3内核结构

ARM_Cortex-M3内核结构

ID:39763558

大小:182.39 KB

页数:35页

时间:2019-07-11

ARM_Cortex-M3内核结构_第1页
ARM_Cortex-M3内核结构_第2页
ARM_Cortex-M3内核结构_第3页
ARM_Cortex-M3内核结构_第4页
ARM_Cortex-M3内核结构_第5页
资源描述:

《ARM_Cortex-M3内核结构》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、ARMCortex-M3内核结构2.1ARMCortex-M3处理器简介2.1.1概述ARM公司成立于上个世纪九十年代初,致力于处理器内核研究,ARM即AdvancedRISCMachines的缩写,ARM公司本身不生产芯片,只设计内核,靠转让设计许可,由合作伙伴公司来生产各具特色的芯片。这种运行模式运营的成果受到全球半导公司以及用户的青睐。目前ARM体系结构的处理器内核有:ARM7TDMI、ARM9TDMI、ARM10TDMI、ARM11以及Cortex等。2005年ARM推出的ARMCortex系列内核,分别为:A系列、R系列和M系列,其中A系列是针对可以

2、运行复杂操作系统(Linux、WindowsCE、Symbian等)的处理器;R系列是主要针对处理实时性要求较高的处理器(汽车电子、网络、影像系统);M系列又叫微控制器,对开发费用敏感,对性能要求较高的场合。Cortex-M系列目前的产品有M0、M1、M3,其中M1用在FPGA中。Cortex-M系列对微控制器和低成本应用提供优化,具有低成本、低功耗和高性能的特点,能够满足微控制器设计师进行创新设计的需求。其中,ARMCortex-M3处理器的性能是ARM7的两倍,而功耗却只有ARM7的1/3,适用于众多高性能、极其低成本需求的嵌入式应用,如微控制器、汽车系统

3、、大型家用电器、网络装置等,ARMCortex-M3提供了32位微控制器市场前所未有的优势。Cortex-M3内核,内部的数据路径为32位,寄存器为32位,存储器接口也是32位。Cortex-M3采用了哈佛结构,拥有独立的指令总线和数据总线,可以让取指与数据访问分开进行。Cortex-M3还提供一个可选的MPU,对存储器进行保护,而且在需要的情况下也可以使用外部的cache。另外在Cortex-M3中,存储器支持小端模式和大端存储格式。Cortex-M3内部还附赠了很多调试组件,用于在硬件水平上支持调试操作,如指令断点,数据观察点等。另外,为支持更高级的调试,

4、还有其它可选组件,包括指令跟踪和多种类型的调试接口。2.1.2内核结构组成及功能描述Cortex-M3微控制器内核包括处理核心和许多的组件,目的是用于系统管理和调试支持。如图2.1为Cortex-M3内核方框图。NMI中断号[239:0]SLEEPINGSLEEPDEEPNVICSysTick中断睡眠CM3核调试指令数据MPUCortex-M3触发ETMTPIUFPBDWTITM专用外设总线SW-DPJTAG-DP专用外设总线(内部)AHB-APAPBROM表总线矩阵I-code总线D-code总线系统总线总线矩阵系统总线(AHB)静态RA

5、M外部RAM外部控制器设备AHBtoAPB总线Flash存储器SRAM可选配外部RAMI/O外设总线UARTPWMTimer图2.1Cortex-M3内核方框图1.处理器内核Cortex-M3处理器内核采用ARMv7-M架构,其主要特性如下:lThumb-2指令集架构(ISA)的子集,包含所有基本的16位和32位Thumb-2指令;l哈佛处理器架构,在加载/存储数据的同时能够执行指令取指;l带分支预测的三级流水线;l32位单周期乘法;l硬件除法;lThumb状态和调试状态;l处理模式和线程模式;lISR的低延迟进入和退出;l可中断-可继续(inter

6、ruptible-continued)的LDM/STM、PUSH/POP;l支持ARMv6类型BE8/LE;l支持ARMv6非对齐访问。2.NVIC(嵌套向量中断控制器)NVIC与处理器内核是紧密耦合的,这样可实现快速、低延迟的异常处理。在Cortex-M微控制器此功能非常强大。3.总线矩阵总线矩阵用来将处理器和调试接口与外部总线相连。处理器包含4个总线接口:lICode存储器接口:从Code存储器空间(0x0000000–0x1FFFFFFF)的取指都在这条32位AHBLite总线上执行。lDCode存储器接口:对Code存储器空间(0x0000000–0x

7、1FFFFFFF)进行数据和调试访问都在这条32位AHBLite总线上执行。l系统接口:对系统空间(0x20000000–0xDFFFFFFF)进行取指、数据和调试访问都在这条32位AHBLite总线上执行。l外部专用外设总线(PPB):对外部PPB空间(0xE0040000–0xE00FFFFF)进行数据和调试访问都在这条32位APB总线(AMBAv2.0)上执行。跟踪端口接口单元(TPIU)和厂商特定的外围器件都在这条总线上。注:处理器包含一条内部专用外设总线,用来访问嵌套向量中断控制器(NVIC)、数据观察点和触发(DWT)、Flash修补和断点(FPB

8、),以及存储器保护单元(MPU)。4.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。