集成电路版图设计基础第三章:数字IC版

集成电路版图设计基础第三章:数字IC版

ID:39739979

大小:3.31 MB

页数:63页

时间:2019-07-10

集成电路版图设计基础第三章:数字IC版_第1页
集成电路版图设计基础第三章:数字IC版_第2页
集成电路版图设计基础第三章:数字IC版_第3页
集成电路版图设计基础第三章:数字IC版_第4页
集成电路版图设计基础第三章:数字IC版_第5页
资源描述:

《集成电路版图设计基础第三章:数字IC版》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章数字IC版图设计过程验证电路逻辑编译网表版图设计过程平面布局布置布线预制门阵列芯片验证流程图实例schoolofphyebasicsoficlayoutdesign1schoolofphyebasicsoficlayoutdesign2设计输入:VHDL硬件描述语言(HDL)VerilogHDLVHDL:VeryHighSpeedIntegratedCircuitsHDL于1987年成为IEEE标准在系统抽象方面略胜一筹VerilogHDL:1983年由PhilMoorby首创于1995年成为IEEE标准容易掌握,在开关电路描述方面比VHD

2、L强很多设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign3设计输入:HDLHDL:HardwareDescriptionLanguageHDL编码的模拟验证要比晶体管级的SPICE模拟快得多,但不如真正的Si芯片快。硬件描述语言的特点:特点一:可以在不同的抽象层次对电路加以描述有:系统级、行为级、寄存器传输级(RTL级)、门级、开关级(晶体管级)。特点二:在每个抽象层次的描述上都可被模拟验证,(节约成本,缩短开发周期,保证正确性)。特点三:较高层次的HDL描述与具体的工艺实现无关,便于标准化与发展可重用技

3、术。设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign4设计输入:HDL-从域和层次表示分层分级设计思想域:行为域:集成电路的功能结构域:集成电路的逻辑和电路组成物理域:集成电路掩膜版的几何特性和物理特性的具体实现层次:系统级:系统最高层次的抽象描述,输入输出关系行为级:侧重于模块行为功能的实现RTL级:完成信号在各级寄存器之间的传送任务门级:通过调用基本门来实现开关级:用晶体管描述设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign5设计输入:HDL-从域和层次表示分

4、层分级设计思想设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign6设计输入:HDL硬件描述语言的抽象级别:行为级:有关行为和技术指标模块,容易理解RTL级:有关逻辑执行步骤的模块,较难理解门级:有关逻辑部件互相连接的模块,很难理解开关级:有关物理形状和布局参数的模块,非常难理解抽象级别和综合与仿真的关系:行为仿真:行为的验证和验证模块分割的合理性。前仿真:即RTL级仿真,检查有关模块逻辑是否正确。逻辑综合:把RTL级模块转换成门级。后仿真:用门级模型做验证,检查门的互连逻辑功能。布局布线:在门级模型的基础上

5、加上了布线延时。布局布线后仿真:与真实的电路最接近的验证。设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign7设计输入:HDL–VHDL,VerilogHDLVHDL发展的较早,语法严格,而VerilogHDL是在C语言的基础上发展起来的一种硬件描述语言,简洁,高效,灵活,语法较自由,因此赢得了大多数工程师的喜爱。VHDL和VerilogHDL两者相比,VHDL的书写规则比Verilog烦琐一些,但verilog自由的语法也容易让少数初学者出错。国外电子专业很多会在本科阶段教授VHDL,在研究生阶段教授ve

6、rilog。对于PLD/FPGA设计者而言,两种语言可以自由选择。如果您是ASIC(专用集成电路)设计人员,则必须首先掌握verilog,因为在IC设计领域,90%以上的公司都是采用verilog进行IC设计。设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign8设计输入:HDL–VHDL,VerilogHDLVHDL和VerilogHDL有很多的共同点,如硬件描述与实现工艺无关,能形式化地抽象表示电路的行为和结构,具有电路仿真与验证机制以保证设计的正确性等。目前,国内外设计者使用Verilog和VHDL的情

7、况:美国:Verilog:60%,VHDL:40%台湾:Verilog:50%,VHDL:50%大陆:大学,公司设计过程-验证电路逻辑schoolofphyebasicsoficlayoutdesign9设计输入:HDL–VHDL,VerilogHDL设计过程-验证电路逻辑适用抽象层次的比较抽象层次VHDLVerilogHDL系统级行为级寄存器传输(RTL)级门级开关级schoolofphyebasicsoficlayoutdesign10设计输入:HDL–VHDLVHDL即VHSICHDL(VHSIC:VeryHighSpeedIC)。它起源于

8、美国国防部(DOD:DepartmentOfDefense)于80年代初提出的超高速集成电路发展计划VHSIC。“TheDODmanda

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。