组合电路verilog设计

《组合电路verilog设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第2章组合电路Verilog设计2.1半加器电路的Verilog描述2.1.1半加器的数据流建模描述方式2.1半加器电路的Verilog描述2.1.1半加器的数据流建模描述方式2.1半加器电路的Verilog描述2.1.1半加器的数据流建模描述方式1．模块语句及其表达方式2．端口语句、端口信号名和端口模式2.1半加器电路的Verilog描述2.1.1半加器的数据流建模描述方式1．模块语句及其表达方式2．端口语句、端口信号名和端口模式2.1半加器电路的Verilog描述2.1.1半加器的数据流建模描述方式3．逻辑操作符逻辑与“&”和逻辑异或“^”4．连续赋值语句5．关键字6．标识符2.1半加

2、器电路的Verilog描述2.1.2半加器的门级原语和UDP结构建模描述方式2.1半加器电路的Verilog描述2.1.2半加器的门级原语和UDP结构建模描述方式1．库元件及其调用2．用户自定义原语3．注释符号4．规范的程序书写格式5．文件取名和存盘2.2多路选择器不同形式的Verilog描述2.2.14选1多路选择器及其顺序语句表述方式2.2多路选择器不同形式的Verilog描述2.2.14选1多路选择器及其顺序语句表述方式2.2多路选择器不同形式的Verilog描述2.2.14选1多路选择器及其顺序语句表述方式1．reg型变量定义2．过程语句3．块语句begin_end2.2多路选择器

3、不同形式的Verilog描述2.2.14选1多路选择器及其顺序语句表述方式4．case条件语句5．Verilog的4种逻辑状态2.2多路选择器不同形式的Verilog描述2.2.14选1多路选择器及其顺序语句表述方式6．并位操作运算符7．Verilog的数字表达形式2.2多路选择器不同形式的Verilog描述2.2.24选1多路选择器及其并行语句表述方式2.2多路选择器不同形式的Verilog描述2.2.24选1多路选择器及其并行语句表述方式1．按位逻辑操作符2.2多路选择器不同形式的Verilog描述2.2.24选1多路选择器及其并行语句表述方式2．等式操作符2.2多路选择器不同形式的V

4、erilog描述2.2.24选1多路选择器及其并行语句表述方式3．wire定义网线型变量2.2多路选择器不同形式的Verilog描述2.2.34选1多路选择器及其条件操作语句表述方式2.2多路选择器不同形式的Verilog描述2.2.44选1多路选择器及其条件语句表述方式2.2多路选择器不同形式的Verilog描述2.2.44选1多路选择器及其条件语句表述方式1．if_else条件语句2．过程赋值语句（1）阻塞式赋值。（2）非阻塞式赋值。3．数据类型表示方式2.2多路选择器不同形式的Verilog描述2.2.54选1多路选择器及其利用UDP元件的结构表述方式2.3Verilog加法器设计2

5、.3.1全加器设计及例化语句应用1.全加器原理图结构2.3Verilog加法器设计2.3.1全加器设计及例化语句应用2.全加器顶层设计文件2.3Verilog加法器设计2.3.1全加器设计及例化语句应用3.Verilog例化语句应用方法2.3Verilog加法器设计2.3.28位加法器设计及算术操作符应用2.3Verilog加法器设计2.3.28位加法器设计及算术操作符应用2.3Verilog加法器设计2.3.3BCD码加法器设计2.3Verilog加法器设计2.3.3BCD码加法器设计2.4组合逻辑乘法器设计2.4.1参数定义关键词parameter和localparam2.4组合逻辑乘

6、法器设计2.4.2整数型寄存器类型定义2.4组合逻辑乘法器设计2.4.3for语句用法2.4.4移位操作符应用法2.4组合逻辑乘法器设计2.4.5两则乘法器设计示例2.4组合逻辑乘法器设计2.4.6repeat语句用法2.4组合逻辑乘法器设计2.4.7while语句用法2.4组合逻辑乘法器设计2.4.8Verilog循环语句的特点2.4.9parameter的参数传递功能习题