《组合电路习题》PPT课件

《《组合电路习题》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、(7F)16=()2=()10=（）8421BCD01111111127000100100111一、二、化简逻辑函数并求化简后最简与或式的反函数、对偶式反函数对偶式三、图中给出了两个逻辑门电路，试针对下列两种情况，分别讨论图2（a）（b）的输出各是什么？（1）两电路均为CMOS门电路，VOH＝5V，VOL＝0V；（2）两电路均为TTL门电路，VOH＝3.6V，VOL＝0.2V,&R100Ω11Va&R10kΩ11Vb(a)(b)四、图（a）所示为三态门组成的总线换向开关电路，其中A、B为信号输入端，分别送两个频率不同的信号；EN为换向控制端，控制电平波形如图（b）所示。试画出Y1、Y2的波形

2、。1ABENG1111Y1Y2G2G3G4EN（b）（a）01ABY2Y1五、写出下面电路的输出逻辑函数表达式。TGA1R＋VDD＝1BPY解：当A＝0时TG导通，P＝0当A＝1时TG截止，P＝1Y＝A⊕B六、已知某组合逻辑电路输入A、B、C和输出L的波形如图所示，1）画出真值表2）用中规模集成器件74LS138加适当的门电路实现函数L。结果可在所给逻辑图上直接画出。ABCLCBAL00000011010101101000101011011111A2E3E2E1Y0Y2Y1Y4Y3Y6Y5Y7ABC+5V138L=m1+m2+m6+m7=m1+m2+m6+m7=m1·m2·m6·m7=Y1·

3、Y2·Y6·Y7A1A0mi是CBA的最小项&L六、已知某组合逻辑电路输入A、B、C和输出L的波形如图9-1所示，1）画出真值表2）用中规模集成器件74LS138加适当的门电路实现函数L。结果可在所给逻辑图上直接画出。ABCL图9-1CBAL00000011010101101000101011011111E3E2E1Y0Y2Y1Y4Y3Y6Y5Y7ABCL=m2+m3+m4+m7=Y2·Y3·Y4·Y7A2+5V138A1A0L&mi是ABC的最小项=m2+m3+m4+m7=m2·m3·m4·m7七、用基本门电路设计一个8421BCD码转成余三码的电路DCBAQDQCQBQA00000011

4、000101000010010100110110010001110101100001101001011110101000101110011100要求只需写出QC的与非-与非式，并画出对应的逻辑图DCBA00011110000111100111100001××××××QCQC=CA+CB+CBAY3Y2Y1Y0B3B2B1B000000001001000110000111111101101010001010110011111001011101010011000100110101011100001110110010111001101111011110100001100100001①真值表②逻辑表

5、达式：Y0＝B0Y1＝B1⊕B0Y2＝Y3＝八、试用8选1数据选择器74HC151集成电路及必要的门电路实现4位二进制转换为其补码的代码转换电路。③逻辑图：YY1＝1B3B2B1B011B1Y2Y1Y0Y3D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D774LS151－1S2S1S0E74LS151－1S2S1S0E九、试用4位超前进位全加器CT74LS283器件实现两个一位8421BCD码十进制数的加法运算。按8421BCD码要求，相加后应是8421BCD码；而全加器相加的结果是二进制数，二者之间需要进行校正。关键是设计校正电路。解：N末校正相加和校正后相加和校正标志C

6、OS3S2S1S0CO’S3’S2’S1’S0’Y0┆┆900000┆┆0100100000┆┆010010┆┆0101112131415010100101101100011010111001111100001000110010100111010010101111111161718100001000110010101101011111000111①校正电路真值表校正前后相同校正前后相差6求Y表达式：所以Y＝CO＋CO(S3S2＋S3S1)＝CO＋S3S2＋S3S1Y＝CO＋COm(10~15)LS3S2S1S01100111100000000S3S2S1S0④逻辑图＆＆＆≥1CO，S3’S

7、2’S1’S0’A3A2A1A0B3B2B1B0S3S2S1S0CT74LS283CICOA3A2A1A0B3B2B1B0S3S2S1S0CT74LS283CICOYY＝CO＋S3S2＋S3S1&≥15005KABZ11▽EN&ACBZ2&&AB0CD1VCCZ3R写出下图所示各TTL电路中输出逻辑函数表达式CIABC1CPDSCQCPABSCQ如图所示时序电路，该电路由一位半加器和一个D触发器组成，其